嵌入式DSP处理器的体系结构设计

本文就总线结构、指令系统、存储系统、流水线、寻址方式等几个方面对一个嵌入式DSP处理器μDSP的体系结构设计进行了详细的阐述。     

基于TTA的嵌入式ASIP设计

在嵌入式微处理器设计中,采用ASIP（application specific instruction processor）处理器设计方法,可以在满足功能和性能要求的同时,缩短嵌入式微处理器产品的研制时间．当前ASIP处理器设计方法还面临着许多问题,如体系结构优化、软件代码的可重定向编译等,这些都阻碍了ASIP处理器设计方法的广泛应用．因此,提出了一种基于传输触发体系结构（transport triggered architecture,TTA）的嵌入式ASIP设计方法,对其设计关键技术进行了详细的讨论,并通过两个目标应用的ASIP微处理器设计实例说明了该方法可以有效解决上述问题,快速开发出满足目标应用程序要求的嵌入式处理器。     

嵌入式Linux在数字信号处理系统中的应用研究

结合数字信号处理芯片ADSP-BF561的硬件特性对其上运行的嵌入式Linux系统进行了改进.原有系统在具有双核结构的处理器ADSP-BF561上运行Linux2.6嵌入式操作系统,但系统运行效率低下,不能满足网络多媒体电话应用的实时需求.通过设计合适的系统引导模式、多种程序混合执行模式、线程实现方案、双核通讯方案,解决了嵌入式Linux系统及DSP算法的自动加载,不同编译器执行代码的混合运行,双核的同步与数据传输等问题,实现了嵌入式Linux系统在ADSP-BF561芯片上的高效运行,满足了实时应用需求.     

一种新型网络化嵌入式系统的体系结构

分析了一般的嵌入式设备通过嵌入式Web Server连入Internet／Intranet的体系结构。指出了它的不足之处;并针对未来移动嵌入式设备随处可见的趋势,提出了一种新体系结构;最后给出了这种轻量级嵌入式Web Server的设计和实现。     

一种基于传输触发体系结构的可重构Hash函数处理器：TTAH

Hash函数是密码学中保证数据完整性的有效手段,性能需求使得某些应用必须采用硬件实现。本文通过分析常用Hash函数在算法上的相似性设计出了专用可重构单元,并将这些可重构单元耦合到传输触发体系结构中,得到一种可重构Hash函数处理器TTAH。常用Hash算法在TTAH上的映射结果表明：与细粒度可重构结构相比,其速度快,资源利用率高;与ASIC相比,可以在额外开销增加较小的前提下有效地支持多种常用Hash函数。     

分层结构高速数字信号处理系统的设计与应用

介绍了一种具有分层结构的高速数字信号处理嵌入式系统,该系统中的不同层次完成了具有不同实时性要求与复杂程度的任务。详述了基于TMS320VC33的嵌入式系统的实现过程及关键技术,最后给出了几个典型的应用实例。     

高速数字信号处理器系统电源设计

研究了DSP+FPGA高速数字信号处理器系统电源的供电需求,采用了开关电源和线性稳压电源的混合电源系统,解决了高速数字信号处理器系统电源的供电问题。经实际的测试验证表明设计的该系统电源满足各个高速处理模块的供电需求,也表明该系统电源的突出优点是供电电源的高稳定性。     

嵌入式RISC处理器体系结构并行技术的研究

本文通过对目前国内外主流嵌入式处理器体系结构创新与发展的研究,着重从处理器体系结构中RISC规则的突破、数据处理、多线程、多核处理器的构成等多种并行技术的应用,对提高系统运行效率和降低运行功耗,作了较为全面的分析,同时研究了这些并行机制的实现技术。研究表明,嵌入式处理器结构中并行技术的应用,是应对目前嵌入式应用高性能、低功耗挑战的有效方法。     

TTA-EC:一种基于传输触发体系结构的ECC整体算法处理器

以传输触发体系结构(TTA)为基础,为支持大数运算扩展寄存器堆,增加模乘单元以加速模乘操作,提出一种ECC整体算法处理器TTA-EC.该处理器具有如下特点:(1)利用TTA工具链,可快速开发出基于TTA-EC的完整ECC公钥系统;(2)模乘单元将以基数为处理字长的高基数Montgomery算法与行共享流水结构相结合,具有良好的可扩展性;(3)流水单元实现矢量乘操作,并同时支持GF(p)和GF(2n)双有限域;(4)通过调整总线宽度和流水单元个数,可满足不同性能/面积约束.在0.18μm 1P6M CMOS工艺下,其高性能和紧缩面积版本的规模分别为117.4K和40.6K,可分别在0.87ms和7.83ms内完成一次GF(p)或GF(2n)上的192位EC标量乘运算,峰值功耗分别为242.1mW和28.5mW.     

配置流驱动计算体系结构指导下的ASIP设计

为了兼顾嵌入式处理器设计中的灵活性与高效性,提出配置流驱动计算体系结构.在体系结构设计中将软/硬件界面下移,使功能单元之间的互连网络对编译器可见,并由编译器来完成传输路由,从而支持复杂但更为高效的互连网络.在该体系结构指导下,提出一种支持段式可重构互连网络的专用指令集处理器(ASIP)设计方法.该方法应用到密码领域的3类ASIP设计中表明,与简单总线互连相比,在不影响性能的前提下,可平均节约53%的互连功耗和38.7%的总线数量,从而达到减少总线数量、降低互连功耗的目的.     

面向电机控制的两种DSP处理器

介绍了新一代用于交流调速的典型DSP处理器结构与性能特点.并介绍嵌入式数字信号处理芯片ADMC401TMS320C240,探讨了运用嵌入式数字信号处理芯片的交流调速系统的实现。     

嵌入式处理器的Cache结构研究

针对嵌入式处理嚣结构的特点，探讨虚拟Cache的结构、性能及实施方法等进行，讨论了Cache的锁定来改进Cache的循环淘汰置换算法的可行性，并对基于ARM架构的嵌入式处理器的Cache结构特点作了介绍。     

ARM＋DSP结构设计与实现

本文设计了ARM＋DSP结构方案,实现了DSP的HPI引导模式以及与ARM的通信,给出了硬件连接图和软件代码,该方法有效实用,具有通用性。     

异构多核处理器体系结构设计研究

多核技术成为当今处理器发展的重要方向,异构多核处理器由于可将不同类型的计算任务分配到不同类型的处理器核上并行处理,从而为不同需求的应用提供更加灵活、高效的处理机制而成为当今研究的热点.本文从体系结构的角度探讨了异构多核处理器设计中的关键点,从内核结构、互连方式、存储系统、操作系统支持、测试与验证、动态电压调节等方面分析...     

MS320C31芯片在DSP和嵌入式系统中的应用研究

TMS320C31芯片是DSP或嵌入式系统应用的理想选择。它具有功能强大的指令集,其高速率、崭新的结构增强了DSP应用的性能。该文介绍了TMS320C31芯片在嵌入式系统中的一个应用实例,介绍了系统开发的主要过程。     

MS320C31芯片在DSP和嵌入式系统中的应用研究

TMS320C31芯片是DSP或嵌入式系统应用的理想选择。它具有功能强大的指令集,其高速率、崭新的结构增强了DSP应用的性能。该文介绍了TMS320C31芯片在嵌入式系统中的一个应用实例,介绍了系统开发的主要过程。     

复杂嵌入式系统的可靠软件体系结构

提出了一种针对复杂嵌入式系统的可靠软件体系结构，可解决多种问题，如意外超载、其它控制器的干扰、无软件错误和调试的保护等。