高速数字电路设计中电源完整性分析

本文针对高速数字电路设计中的电源完整性问题,从地弹效应、多电源和地平面的分割以及电源模块的选择三方面进行分析,并结合具体设计探讨了解决电源完整性问题的方法。     

高速电路中地弹噪声抑制的研究

研究了高速电路领域中的一类重要的电源完整性问题,即电源地平面之间激发的地弹噪声问题。地 弹噪声的存在严重破坏了电源/ 地平面的完整性,导致供电电压幅度的不稳定,严重之时甚至导致电路的误判。针 对这一问题,设计了一种超宽带电磁带隙结构。实验结果表明,这种电磁带隙结构可以在0. 5 ~5. 5GHz(11 倍频程) 频段内实现优于30dB 的噪声抑制能力。文章还探讨了带隙结构作为电源平面时信号传输的完整性。研究表明,如 果电路工作频率高达GHz 或更高,在电源/ 地平面采用这种带隙结构,可以有效地避免地弹噪声带来的影响,并保证 电源和信号的完整性。     

高速PCB中旁路电容的分析

在当今高速数字系统设计中，电源完整性的重要性日益突出。其中，电容的正确使用是保证电源完整性的关键所在。本文针对旁路电容的滤波特性以及理想电容和实际电容之间的差别，提出了旁路电容选择的一些建议；在此基础上，探讨了电源扰动及地弹噪声的产生机理，给出了旁路电容放置的解决方案，具有一定的工程应用价值。     

基板非圆过孔的信号完整性和电源完整性研究

随着科技的发展,半导体芯片的电源电压越来越小,电流越来越大,信号速度越来越高,从而导致电源完整性和信号完整性问题日益突出。对于一个电子系统来说,其电源完整性问题和互连的信号完整性问题来源包括芯片晶圆、封装、连接器、背板等,封装的电源完整性问题和信号完整性问题必须引起足够的重视。基板类封装中,过孔作为信号网络不同层之间的连接通道,其设计不当往往会造成严重的电源完整性问题和信号完整性问题。针对一种非圆形过孔应用于基板的电源完整性和信号完整性进行了研究,并对应用背景以及使用圆形过孔对其等效进行了探讨。     

高速电路板的电磁兼容性分析

文章介绍了基于信号完整性（SI）、电源完整性（PI）与电磁兼容性（EMI）的高速PCB的设计方法,并利用Cadence软件针对高速PCB设计中的信号完整性、电源完整性及电磁兼容性中的基本问题进行仿真与分析。     

信号完整性与电源完整性的仿真分析与设计

为了使设计人员对信号完整性与电源完整性有个全面的了解,文中对信号完整性与电源完整性的问题进行了仿真分析与设计,也从系统的角度对其进行了探讨.     

电源完整性分析及其应用

引言电源完整性这一概念是以信号完整性为基础的,两者的出现都源自电路开关速度的提高。当高速信号的翻转时间和系统的时钟周期可以相比时,具有分布参数的信号传输线、电源和地就和低速系统中的情况完全不同了。与信号完整性是指信号在传输线上的质量相对应,电源完整性是指高速     

过孔转换信号完整性分析的区域分解有限元法

提出了一种基于区域分解的二维有限元法分析多层印制电路板电源/地平面中过孔转换结构的信号完整性.过孔电流产生的电磁场呈三维结构,其中,一部分电磁波沿过孔轴向传输,另一部分电磁波在电源/地平面间沿径向传播.采用一虚拟柱面将求解区域分割为过孔区和电源/地平面区.将过孔区建模为以周向磁场为主分量的二维轴对称问题,而将电源/地平面区建为以垂直电场为主分量的二维模型.首先求解电源/地平面区的二维边值问题获得分割边界上节点的波阻抗,然后将该波阻抗代入过孔区模型中分割边界节点的边界条件,从而计算出过孔信号传输的S参数.所提方法通过模型缩减可实现对微细过孔结构信号完整性的精确快速计算,且采用全波电磁场分析软件对算法的有效性和准确性进行了验证.     

关于高速数字电路信号完整性和电源完整性问题的探究

文章针对高速数字电路信号完整性与电源完整性问题进行了分析,希望能够为高速数字产品的研究人员提供一定的参考。     

高速PCB的电源完整性分析

随着微电子技术的不断发展,高速信号的上升沿越来越快,电源完整性已经成为高速互连系统设计中不可忽略的问题.借助Cadence公司SQPI仿真软件,对高速PCB进行电源完整性分析,可以指导并优化电源分配系统(PDS)设计,从而在设计阶段解决电源完整性问题.根据电源完整性问题的形成机理、影响因素,阐述了高速PCB电源完整性解决办法.对电源分配系统设计具有指导作用.     

一款紧凑增强型可变阻抗电磁带隙结构

基于传统AI-EBG结构,提出了一种小尺寸的增强型电磁带隙结构,实现了从0.5~9.4 GHz的宽频带-40 dB噪声抑制深度,且下截止频率减少到数百MHz,可有效抑制多层PCB板间地弹噪声。文中同时研究了EBG结构在高速电路应用时的信号完整性问题,使用差分信号方案可改善信号完整性。     

高速电路的信号完整性研究

信号完整性是高速电路设计的重要环节,讨论了信号反射、信号过冲和下冲、接地跳动、串扰、定时抖动与信号迟延等影响高速电路信号完整性的主要因素,提出了在时域和频域测量信号完整性测试主要指标;给出了基于建模仿真解决信号完整性问题和基于电路合理布局和优化设计解决信号完整性问题的方法建议.     

基于核ICA的探地雷达地杂波抑制

地雷及未爆武器给许多国家带来了巨大的经济和社会问题。近年来超宽带探地雷达被广泛用于浅层埋藏的塑性地雷的检测,其中滤除雷达回波信号中的地杂波是完成目标检测、成像与识别的关键。文中通过利用核ICA算法进行研究,给出了一种可以针对多目标数据区域且自动选取独立分量的探地雷达地杂波抑制方法,基于实测数据的实验结果表明了该方法的有效性。     

Enhanced ground bounce noise reduction in a low-leakage CMOS multiplier

In this paper, various parameters are used to reduce leakage power, leakage current and noise margin of circuits to enhance their performance. A multiplier is proposed with low-leakage current and low ground bounce noise for the microprocessor, digital signal processors (DSP) and graphics engines. The ground bounce noise problem appears when a conventional power-gating circuit transits from sleep-to-active mode. This paper discusses a reduction in leakage current in the stacking power-gating technique by three modes – sleep, active and sleep-to-active. The simulation results are performed on a 4 × 4 carry-save multiplier for leakage current, active power, leakage power and ground bounce noise, and comparison made for different nanoscales. Ground bounce noise is limited to 90%. The leakage current of the circuit is decimated up to 80% and the active power is reduced to 31%. We performed simulations using cadence virtuoso 180 and 45 nm at room temperature at various supply voltages.     

Time-domain approach for synthesising SPICE-compatible models of power delivery networks of printed circuit board

Resonance noise, or power/ground bounce noise, between the power and ground planes of high-speed circuit packages is one of the main concerns of signal integrity or power integrity issues. A novel time-domain approach is proposed to extract the equivalent circuit models of power/ground planes by time-domain reflection and time-domain transmission waveforms. The extracted model can accurately predict the resonance behaviour of power/ground planes over a wide frequency range. These models can be efficiently incorporated into the HSPICE simulator for the consideration of power/ground bouncing noise in high-speed circuits.     

基于Sigrity仿真的串扰和SSN探讨分析

本文介绍了串扰和SSN的基本原理,并结合实例,利用Sigrity公司的软件对串扰和SSN的影响及其解决办法做了介绍。并重点介绍了通过减小布线层和参考层间的介质厚度来减小串扰,且通过添加去耦电容来使SSN对驱动电压和平面反弹的影响最小化。     

Managing signal integrity [PCB design]

As system clock rates race to 100 MHz and beyond, designers of printed-circuit boards and multichip modules must watch out for such high-speed effects as ground bounce, ringing, reflections, and crosstalk. The author describes how today's high-speed printed-circuit boards and multichip modules require integrated design systems that include signal integrity analysis tools     

Ground bounce in digital VLSI circuits

This paper is concerned with the analysis and optimization of the ground bounce in digital CMOS circuits. First, an analytical method for calculating the ground bounce is presented. The proposed method relies on accurate models of the short-channel MOS device and the chip-package interface parasitics. Next the effect of ground bounce on the propagation delay and the optimum tapering factor of a multistage buffer is discussed and a mathematical relationship for total propagation delay in the presence of the ground bounce is obtained. Effect of an on-chip decoupling capacitor on the ground bounce waveform and circuit speed is analyzed next and a closed form expression for the peak value of the differential-mode component of the ground bounce in terms of the on-chip decoupling capacitor is provided. Finally, a design methodology for controlling the switching times of the output drivers to minimize the ground bounce is presented.