0.8～18 GHz放大衰减多功能芯片

文章介绍了基于GaAs0.15μmpHEMT工艺的0.8～18GHz放大衰减多功能芯片的设计,给出了在片测试结果。该芯片集成了共源共栅行波放大单元、三位数控衰减单元和三位并行驱动单元,在0.8～18GHz的超宽带频率范围内,噪声系数典型值≤4.5 dB,增益≥11 dB,且具有3 dB的正斜率,P-1大于13 dBm,输入输出驻波≤1.8,3 bit数控衰减单元2/4/8 dB,衰减精度≤0.5 dB。其中放大器采用单电源+3.3 V供电,工作电流小于60 mA,TTL驱动电路采用-5 V供电,工作电流小于3 mA。芯片尺寸为：2.6 mm×2.8 mm×0.1 mm。     

基于QFN封装的X波段GaAs T/R套片设计

基于陶瓷方形扁平无引脚(QFN)封装研制出4款X波段GaAs微波单片集成电路(MMIC),包括GaAs幅相控制多功能芯片(MFC)、功率放大器、低噪声放大器、开关限幅多功能芯片.利用QFN技术将这套芯片封装在一起,组成2 GHz带宽的QFN封装收/发(T/R)组件,输出功率大于1W,封装尺寸为9 mm×9 mm×1 mm.通过提高GaAsMMIC的集成度、放大器单边加电、内部端口匹配,创新性地实现了微波T/R组件的小型化.这几款芯片中最复杂的X波段幅相控制多功能芯片集成了T/R开关、六位数字移相器、五位数字衰减器、增益放大器及串转并驱动器.在工作频段内,收发状态下,增益大于5 dB,1 dB压缩输出功率(P-1)大于7 dBm,移相均方根(RMS)误差小于2.5.,衰减均方根误差小于0.3 dB,回波损耗小于-12 dB,裸片尺寸为4.5 mm×3.0 mm×0.07 mm.     

基于GaAs pHEMT的1.0～2.4 GHz放大衰减多功能芯片

基于0.25 μm GaAs赝高电子迁移晶体管(pHEMT)工艺,研制了一种1.0～2.4 GHz的放大衰减多功能芯片,该芯片具有低噪声、高线性度和增益可数控调节等特点。电路由第一级低噪声放大器、4位数控衰减器、第二级低噪声放大器依次级联构成,同时在片上集成了TTL驱动电路。为获得较大的增益和良好的线性度,两级低噪声放大器均采用共源共栅结构(Cascode)。测试结果表明,在1.0～2.4 GHz频带范围内,该芯片基态小信号增益约为36 dB,噪声系数小于1.8 dB,输出1 dB压缩点功率大于16 dBm,增益调节范围为15 dB,调节步进1 dB,衰减RMS误差小于0.3 dB,输入输出电压驻波比小于1.5。其中放大器采用单电源+5 V供电,静态电流小于110 mA,TTL驱动电路采用-5 V供电,静态功耗小于3 mA。整个芯片的尺寸为3.5 mm×1.5 mm×0.1 mm。     

基于MEMS技术的三维集成K波段四通道T/R微系统

为满足有源相控阵雷达小型化需求，基于微电子机械系统(MEMS)多层3D封装技术研制了一种超小尺寸K波段四通道T/R微系统。该器件结合高精度晶圆、微凸点、重布线层(RDL)、硅通孔(TSV)等先进封装技术，将功能芯片和硅片进行纵向堆叠，实现了异质异构的三维集成，具有限幅、低噪声放大、功率放大、5 bit数控衰减、6 bit数控移相、串并转换等功能。器件尺寸仅为10.3 mm×10.3 mm×3.88 mm,质量为1.1 g,体积、质量均减小至传统砖式模块的1/10。实测噪声系数3.29 dB,接收增益19.22 dB,发射输出功率22 dBm,功率一致性优于±0.6 dB。实测结果与仿真结果吻合，为T/R前端的小型化研究提供了参考。     

一种基于MEMS体硅工艺的三维集成T/R模块

采用微电子机械系统(MEMS)体硅三维异构集成技术,设计了一种应用于雷达的四通道瓦片式三维集成T/R模块.该模块由三层硅基封装堆叠而成,每层硅基封装内部腔体异构集成多个单片微波集成电路(M MIC),内部采用硅通孔(TSV)实现互连,层间通过焊球互连.模块最终尺寸为8 mm×8 mm×3.5 mm.装配完成后对该模块进行测试,测试结果表明,在34～36 GHz内,模块的饱和发射功率为21 dBm,单通道发射增益达到21 dB,接收增益为23 dB,接收噪声系数小于3.5 dB,同时具备6 bit数控移相和5 bit数控衰减等功能.该模块在4个通道高密度集成的基础上实现了较高的性能.     

一种高精度宽带幅相控制多功能MMIC

利用0.15μm GaAs E/D PHEMT工艺研制了一款C-X波段多功能MMIC芯片,集成了2个驱动放大器、1个6位数控移相器、1个6位数控衰减器、4个单刀双掷开关、数字驱动器、均衡器和增益调节电路。其中移相器基于新颖的"非折叠式"兰格耦合器、改进的反射型负载,具有移相精度高、插入损耗小等优点,并内部集成对应的数字逻辑驱动电路,简化使用。多功能芯片测试结果表明:工作频带内移相误差均方根值(RMS)在发射和接收模式下均小于3°,所有移相态增益变化RMS小于0.3dB;衰减误差RMS小于0.5dB,附加调相从-4°~+6°。发射支路增益大于4dB,输出P1dB大于12dBm;接收支路增益大于3dB,输出P1dB大于10dBm。     

超宽带延时幅相控制多功能芯片的设计

针对航空航天和卫星通信等设备的需求,介绍了一款超宽带延时幅相控制多功能芯片。该芯片集成了数字和微波电路,有T/R 开关、5 位数控延时器(10 ps 步进TTD)、5位数控衰减器(1 dB 步进ATT)、2 个行波放大器、均衡器及数字电路。基于GaAs E/D PHEMT 工艺研制出了芯片实物,芯片尺寸为4.5 mm*5.0 mm*0.07 mm。采用微波在片测试系统对该幅相控制多功能芯片进行了实际测试,在3 ~ 17 GHz 频段内实现了10~310 ps 延时范围,1~31 dB 衰减范围。测试结果显示,发射/接收增益大于2 dB,发射1 dB 压缩输出功率P1 dB_Tx大于12 dBm,接收1 dB 压缩输出功率P1 dB_Rx大于10 dBm,全态输入输出驻波均小于1.7,+5 V 下工作电流130 mA,-5 V 下工作电流12 mA。衰减器全态RMS 精度小于1.4 dB,全态附加调相小于±8°。延时器全态RMS 精度小于3 ps,全态附加调幅小于±1 dB。     

基于GaAs PHEMT的5～12 GHz收发一体多功能芯片

基于GaAs赝高电子迁移率晶体管(PHEMT)工艺,研制了一种5～ 12 GHz的收发一体多功能芯片(T/R MFC),其具有噪声低、增益高和中等功率等特点.电路由低噪声放大器和多个单刀双掷(SPDT)开关构成.为了获得较低的噪声系数和较大的增益,低噪声放大器采用自偏置三级级联拓扑结构;为了获得较高的隔离度和较低的插入损耗,SPDT开关采用串并联结构.测试结果表明,在5～ 12 GHz频段内,收发一体多功能芯片的小信号增益大于26 dB,噪声系数小于4 dB,输入/输出电压驻波比小于2.0,1 dB压缩点输出功率大于15 dBm.其中,放大器为单电源5V供电,静态电流小于120 mA;开关控制电压为-5 V/0 V.芯片尺寸为2.65 mm×2.0 mm.     

高精度带隙基准电压源的实现

提出了一种高精度带隙基准电压源电路,通过补偿其输出电压所经过的三极管的基极电流获得精确的镜像电流源.设计得到了在-20～+80℃温度范围内温度系数为3×10-6/℃和-85dB的电源电压抑制比的带隙基准电压源电路.该电路采用台积电(TSMC) 0.35μm、3.3V/5V、5V电源电压、2层多晶硅 4层金属(2P4M)、CMOS工艺生产制造,芯片中基准电压源电路面积大小为0.654mm×0.340mm,功耗为5.2mW.     

E/D GaAs PHEMT多功能MMIC设计

基于E/D GaAs赝配高电子迁移率晶体管(PHEMT)工艺研制了Ku波段多功能MMIC芯片。该MMIC集成了数字驱动器和微波电路,内含6bit数控移相器、6bit数控衰减器、3个低噪声放大器、4个数控单刀双掷开关、多个TTL数字驱动器。其中两个低噪声放大器采用了电流复用技术,总直流功耗小于275mW,实现了节能。测试结果表明:发射支路增益大于2dB,输出P1dB大于9dBm;接收支路增益大于10dB,输出P1dB大于7dBm,噪声系数小于8dB。相对移相误差均方根值(RMS)在发射和接收模式下均小于6°,附加调幅小于1.5dB;衰减误差RMS小于0.7dB,附加调相小于4°。     

几种新的封装工艺

文章介绍了几种新的封装工艺,如新型圆片级封装工艺——OSmium圆片级封装工艺,它能够把裸片面积减少一半;新型SiP封装工艺——Smafti封装工艺,它改进了传统SiP封装工艺,把传输速度提高了10倍;超薄型封装工艺,超薄型变容二极管和Wi-Fi系统功率放大器;CDFN封装工艺和RCP封装工艺等。     

声表面波器件小型化技术发展概述

以EPCOS生产的声表面波(SAW)芯片级封装和晶圆级封装为例,介绍了声表面波器件小型化发展的趋势.着重介绍了声表器件芯片级封装技术发展的各个阶段器件的结构特点.详述采用倒装、贴膜和晶圆键合技术将声表面波器件的尺寸减至最小及后续声表面波器件组件化封装的趋势.     

堆叠封装技术进展

目前电子产品正朝着高集成化、多功能及微型化方向不断发展。堆叠封装(PoP)作为一种新型3D封装技术,在兼容现有的标准表面贴装技术(SMT)的基础上能够实现不同集成电路在垂直方向上堆叠,从而能够提升封装密度,节省PCB板组装空间,缩短互连线路长度。该技术已从初期的低密度双层堆叠发展至当前的高密度多层堆叠,并在互连方式与塑封形式等封装结构及工艺上不断改进,以适应高性能电子产品的发展需求。通过对PoP上层与下层封装体结构及其封装工艺的近期研究成果进行综述,对比分析它们的各自特点与优势,并展望PoP未来发展趋势。     

方形扁平无引线QFN封装的研究及展望

方形扁平无引线(QFN)封装是方形扁平封装(QFP)和球栅阵列(BGA)封装相结合发展起来的先进封装形式,是SMT技术中产品体积进一步小型化的换代产品.讨论了QFN技术的改进及工艺自动化发展进程,指出其必将成为半导体器件高端主流封装形式之一.     

气密性金属封装内的水汽及气氛研究

从封装管壳、贴片材料、固化烘烤处理方式等方面,研究了封装内部的水汽和气氛。结果表明,管壳清洗后烘焙的水汽含量低于清洗后不烘焙的水汽含量。粘结材料(环氧树脂、氰酸酯树脂等)吸附于器件表面,其排放对封装内的水汽有严重的影响。对于环氧树脂H35和氰酸酯树脂JM7000两种导电胶,烘焙后的效果要好于未烘焙,且随着烘焙时间的延长,水汽含量逐步降低。对外壳清洗后进行150℃/8h的烘焙,对水汽和气氛都有好处。由于储能焊对导电胶的热冲击不大,两种导电胶的水汽和气氛排放并无明显差别。     

高密度高性能电子封装技术的现状与发展

本文从系统集成的观点出发，首先介绍电子封装技术的发展历程，各个“封装”级别的主要特征，然后着重描述微电子封装的代表性技术，包括SMT、COB、MCM、WSI。最后概述高密度高性能电子封装技术的发展趋势──单芯片系统或系统级集成的前景。     

圆形管壳气密封装成品率的提高

本文以实验和统计数据为依据,分析了造成圆形管壳一些漏气现象的原因;作者阐明了自己的见解,提出了一些切实可行的解决漏气的方法,文章特别强调了管壳模具设计必须注意的问题。     

MEMS器件封装的低温玻璃浆料键合工艺研究

玻璃浆料是一种常用于MEMS器件封装的密封材料.系统研究了MEMS器件在低温下使用玻璃浆料键合硅和玻璃的过程.与大多数MEMS器件采用的玻璃浆料相比(烧结温度400℃以上),此工艺(烧结温度350℃)在键合完成后所形成的封装结构同样具有较高的剪切强度(封装器件剪切强度大于360 kPa),同时具有较好的气密性(合格率达到93.3%),漏率测试结果符合相关标准.结果表明,在保证MEMS器件封装剪切强度和气密性的同时,降低键合温度条件是可以实现的.     

叠层封装技术

首先介绍叠层封装技术的发展现状及最新发展趋势,然后采用最传统的两层叠层封装结构进行分析,包括描述两层叠层封装的基本结构和细化两层叠层封装技术的SMT组装工艺流程。最后重点介绍了目前国际上存在并投入使用的六类主要的叠层封装方式范例,同时进一步分析了叠层封装中出现的翘曲现象以及温度对翘曲现象的影响。分析结果表明:由于材料属性不同会引起正负两种翘曲现象;从室温升高到150℃左右的时候易发生正变形的翘曲现象,在150℃升高至260℃的回流焊温度过程中多发生负变形的翘曲现象。     

Cu/Sn等温凝固技术在MEMS气密封装中的应用

研究了Cu/Sn等温凝固键合技术在MEMS气密性封装中的应用。设计了等温凝固键合多层材料的结构和密封环图形,优化了键合工艺,对影响气密性的因素(如密封环尺寸等)进行了分析。在350°C实现了良好的键合效果,其最大剪切强度达到27.7MPa,漏率~2×10-4Pa·cm3/sHe,完全可以满足美国军方标准(MIL-STD-883E)的要求,验证了Cu/Sn等温凝固键合技术在MEMS气密封装中的适用性。