共查询到20条相似文献,搜索用时 62 毫秒
1.
2.
3.
杨建生 《电子工业专用设备》2011,40(5):15-20
包含微机电系统(MEMS)混合元器件的埋置型叠层封装,此封装工艺为目前用于微电子封装的挠曲基板上芯片(COF)工艺的衍生物.COF是一种高性能、多芯片封装工艺技术,在此封装中把芯片包入模塑塑料基板中,通过在元器件上形成的薄膜结构构成互连.研究的激光融除工艺能够使所选择的COF叠层区域有效融除,而对封装的MEMS器件影响... 相似文献
4.
数字处理器SiP封装工艺设计 总被引:1,自引:0,他引:1
由于系统小型化要求,数字处理分机由原来的机箱缩小为一个表贴器件。通过选用裸芯片采用SIP封装的形式,把集成电路A D C芯片、A SIC、存储芯片和各类无源元件如电容、电感等集成到一个多层基板上。以现有混合集成技术为基础,主要研究器件装配工艺选择,对于关键器件,采用电磁仿真软件模拟装配方式对性能的影响。通过有限元仿真,分析芯片的散热需求;并详细探讨了基板材料对封装器件散热的影响。 相似文献
5.
南通富士通微电子股份有限公司 《中国集成电路》2007,16(7):42-43
1、简介南通富士通的MCM封装测试技术是利用陶瓷基板或硅基板作为芯片间的互连,将二片以上的超大规模集成电路芯片安装在多层互连基板上,再用金丝与金属框架相连通,而后由树脂包封外壳的多芯片半导 相似文献
6.
7.
8.
芯粒(Chiplet)技术带来了芯片规模、性能和成本的平衡,受到了业界和用户的高度关注。针对不同的Chiplet封装方案,对先进/标准封装方案中电气互连的参数与性能进行比较并解读。基于国内的有机基板工艺,从设计和仿真角度对Chiplet标准封装方案进行技术可行性研究。在合理的端接配置下,信号通道的性能可以达到UCIe的设计要求。结果表明,有机基板的低损耗、灵活布线等特性在一定程度上弥补了硅基板在互连密度和能效方面的短板。该研究为Chiplet通用协议的国产应用转化以及Chiplet封装设计提供了参考。 相似文献
9.
包含微机电系统(MEMS)混合元器件的埋置型叠层封装,此封装工艺为目前用于微电子封装的挠曲基板上芯片(COF)工艺的衍生物。COF是一种高性能、多芯片封装工艺技术,在此封装中把芯片包入模塑塑料基板中,通过在元器件上形成的薄膜结构构成互连。研究的激光融除工艺能够使所选择的COF叠层区域有效融除,而对封装的MEMS器件影响最小。对用于标准的COF工艺的融除程序进行分析和特征描述,以便设计一种新的对裸露的MEMS器件热损坏的潜在性最小的程序。COF/MEMS封装技术非常适合于诸如微光学及无线射频器件等很多微系统封装的应用。 相似文献
10.
新加坡某公司最近宣布可提供一种芯片大小封装组件,这种封装组件采用硅基板,在系统级封装内集成了无源元件和硅集成电路。使用硅基板,一是可以采用薄膜工艺来集成无源元件及增加互连密度,二是可以避免基板与集成电路芯片之间的热胀系数失配。 相似文献
11.
低温共烧陶瓷基板及其封装应用 总被引:5,自引:1,他引:4
低温共烧陶瓷LTCC基板是实现小型化、高可靠微波多芯片组件MMCM的一种理想的封装技术一文章对LTCC技术的特点及应用做出了评述,主要介绍国内外LTCC的现状、发展趋势与问题,同时突出强调了LTCC的飞速发展及对微波器件的重要性。 相似文献
12.
以“2003年版日本电子封装技术发展规划”报告中的印制电路板相关内容为基本素材,从一般印制电路板(主板)、封装基板、埋入元器件基板三个方面阐述了未来印制电路板制造技术的发展趋势。 相似文献
13.
14.
15.
16.
17.
18.
提出了一种基于硅基晶圆级封装技术的小型化Ka频段收发前端,实现了接收通道、发射通道与本振产生电路的一体集成。该收发前端采用嵌入叠层型基片集成波导(SIW)滤波器结构实现高选择性预选滤波与低损耗垂直互连过渡的一体化设计。测试结果表明,该Ka频段滤波器中心损耗1 dB,1 dB带宽4.02 GHz,中心频偏5 GHz处抑制度优于35 dB,仿真与测试结果吻合良好。在前端模组设计中,通过采用硅基微腔屏蔽实现紧凑尺寸下各功能单元的隔离,通过采用1/4波长短路传输线结构抑制电源、控制等低频信号对接收中频的干扰,最终实现了该毫米波收发前端的小型化集成,其尺寸仅为20 mm×20 mm×1.25 mm,主要电性能满足设计要求。 相似文献
19.
《Microelectronics Journal》2015,46(3):231-236
Devices that are compact in design and fabrication continue to draw attention for specific applications that require high performance. A compact elliptic bandpass filter using a cross-coupled topological structure with a hairpin resonator optimised for radar applications is presented in this paper. This work presents the design theory and corresponding semiconductor fabrication processes and describes the chip-on-board packaging method in detail. The proposed design of the bandpass filter can not only reduce the size of the device and result in good RF performance, but the accurate semiconductor fabrication process can also ensure high performance further. In addition, the presented chip-on-board packaging method can greatly enhance the reliability and long-term stability of a microwave device, which rarely introduces RF characteristic interference. The simulated, bare-chip measured and final chip-on-board measured results agreed well, which validated the correctness of the proposed approach. 相似文献