基于热激光激发OBIRCH技术的失效分析

针对传统失效定位技术如光辐射显微镜(EMMI)和红外成像等无法对互连失效进行定位的问题,在半导体失效分析中引入了热激光激发(TLS)技术进行失效定位.该技术应用激光束对材料进行加热,改变材料电阻特性,从而检测到缺陷.光束感生电阻变化(OBIRCH)技术即为TLS技术的一种.对技术原理进行了综述,并利用OBIRCH激光扫描显微镜对功率金属氧化物半导体场效应晶体管(MOSFET)、集成电路静电放电(ESD)保护端口和金属-绝缘体-金属(MIM)电容进行失效定位.结果表明TLS技术对于短路、漏电以及电流路径成像的定位十分有效.特别是难以观察的微小失效如晶体管击穿、铝硅互熔短路和介质层裂纹等.OBIRCH技术对精确和快速地定位多层金属化布线、新型封装的短路和阻性缺陷等方面有着重要的作用.     

集成电路封装级失效及其定位

失效分析中有许多类型的封装级失效.由于封装材料限制或者无损检测要求,无法从外观直接观察到失效点,需要借助于设备进行失效定位才能快速、准确地进行分析.总结了集成电路封装级失效的几种常见失效机理和失效原因,提出三种有效的分析手段和分析方法进行失效定位:X射线检测、超声扫描声学显微镜以及热激光激发光致电阻变化(OBIRCH)技术,分别用于元器件结构观察、不同材料界面特性分析和键合损伤位置定位.从倒装芯片封装、陶瓷封装、塑料封装和金铝键合短路四个失效分析的实际案例出发,阐明三种封装级失效定位手段应用的领域、特点和局限性.结果表明在封装级失效中,通孔断裂开路、焊料桥连短路、键合损伤和界面分层等缺陷能够准确地被定位进而分析.     

集成电路失效定位技术现状和发展趋势

集成电路(IC)失效分析包含了不同的分析流程,但所有的步骤都是以失效定位和故障隔离作为第一步工作。失效定位指的是不断地缩小半导体器件故障范围直至可以进行破坏性物理分析的过程。根据IC的结构特点和分析思路,将整个失效分析流程中失效定位分为封装级失效定位、器件级失效定位和物理分析失效定位。通过定位技术结合案例分析的形式,重点介绍了时域反射、X射线断层扫描、扫描声学分析、锁相红外成像、光发射分析、激光激发技术和电压衬度等关键的失效定位技术原理和方法。总结了不同失效定位技术的适用范围和面临的挑战。同时,也对未来失效分析技术发展趋势进行了展望。     

电源管理IC失效模式验证及定位方法

电源管理集成电路(IC)的自动测试机(ATE)测试故障主要包括连续性失效、直流参数测试失效、交流参数测试失效和功能测试失效.ATE测试适用于大规模量产的不良产品的筛选,但是将ATE测试结果直接应用于失效分析依然存在覆盖局限性问题.针对不同功能测试结果,采用了不同的失效模式验证和分析方法.综合运用I-V曲线测试仪、示波器、函数发生器等仪器进行失效模式验证;使用微光显微镜、光诱导电阻变化仪器进行缺陷的失效定位;并借助电路原理图、版图进行故障假设;分析由过电应力、静电放电损伤、封装缺陷等导致的物理损伤;最终揭示了电源管理IC功能失效的主要原因.     

基于电路和版图辅助的集成电路失效定位研究

EMMI和OBIRCH是通用的集成电路失效定位方法,二者属于器件级定位,能够将失效缩小至局部,但可能无法精确定位失效结构。在EMMI或者OBIRCH技术基础上,提出一种基于电路原理/仿真、版图、微探针测试等来辅助电路分析的定位方法。首先通过有效电激励进行EMMI和OBIRCH分析,确认标记点是否属于失效的功能电路;再通过电路原理分析或版图确定可能的漏电位置和结构,最后经电路仿真或微探针测试等方法确定精确失效点。案例研究结果显示,基于电路和版图辅助法,可快速定位氧化层击穿形成的漏电、金属划伤引起的CMOS反相器负载低阻和金属刻蚀缺陷导致的功能失效,提高了失效分析的成功率。     

FCBGA封装集成电路在实际应用中的失效研究

FCBGA封装集成电路在实际应用中会出现多种多样的失效模式和失效机理。介绍了在FCBGA封装集成电路失效分析中常用的检测设备与技术,包括X射线检测系统、声学扫描显微镜、 OBIRCH背面定位技术和扫描电子显微镜等,并结合实际应用中的失效案例,对芯片开裂、凸点重熔、凸点开裂和过电应力4种失效机理展开了分析,为后续FCBGA封装集成电路的失效分析提供了参考方向。     

集成电路氧化层失效定位技术研究

介绍了一种针对集成电路氧化层失效的定位和分析技术。采用光发射显微镜、光致电阻变化技术,对比出电路中不同的发光机构或电阻变化点。结合电路故障假设法和版图分析,对氧化层失效位置进行定位。最终,采用制样和物理分析方法,找到失效原因。案例分析表明,该方法精确、快速,可应用于CMOS集成电路的栅氧化层、双极集成电路的MOS电容氧化层、GaAs集成电路的MIM电容的失效定位,减少了后续FIB或RIE等物理分析方法的工作量,提高了失效分析的成功率。     

协同分析在集成电路失效定位中的应用探讨

随着集成电路规模和制造工艺的发展,对失效电路进行失效点定位的难度也越来越大,单独依靠一种分析方法很难实现失效点定位。利用先进分析仪器设备,采用多种方法协同分析,成为针对大规模集成电路失效定位分析的必然选择。从有效实现失效定位为出发点,根据失效分析的标准和流程,将定位分析过程和设备仪器划分成三个层次,结合在各分析阶段发现的失效案例,说明多种分析方式协同使用可以实现大规模集成电路失效点的快速、准确定位,分析过程中获取的信息可以为后续的失效机理和失效原因分析提供可靠依据。     

GaAs集成电路的金属化缺陷失效定位研究

介绍了一种针对砷化镓集成电路(GaAs IC)金属化缺陷的失效定位方法。首先分析了GaAs IC不同金属化结构(如金属化互连、MIM结构、肖特基接触电极)的光发射显微及光致电阻变化(EMMI/OBIRCH)效应,再结合典型的电路原理,得到可能的电路缺陷模型与EMMI/OBIRCH结果之间的对应关系,从而快速、准确地由EMMI/OBIRCH图像得到金属化开路或者短路失效位置。案例研究结果表明,该方法可用于GaAs IC的失效定位,例如放大器、高速数字驱动电路、射频开关等,适用的失效模式包括基极金属化台阶断裂、源极金属通孔开裂形成的开路或MIM金属化桥连形成的低阻等。     

基于SIFT技术的集成电路失效缺陷分析

激励源诱导故障测试(SIFT)是一种新型的失效定位技术,可用于集成电路和分立器件中漏电、击穿、短路等失效点的定位及失效机理的分析。在介绍SIFT技术工作原理的基础上,利用该技术进行了六反相器电路的深埋层缺陷、收发器电路中电源与地之间漏电流失效和串行输出模数转换电路MOS器件欧姆短路的定位,并结合微结构观测分析了失效原因。研究结果表明,SIFT技术能有效分析光发射显微镜(EMMI)和激光光束诱导阻抗变化测试(OBIRCH)技术较难定位的缺陷,弥补了这些常规失效分析技术的不足。     

由栅氧损伤引起闩锁效应的失效分析

随着MOS器件特征尺寸的缩小和栅氧化层厚度的减薄,栅氧损伤成为MOS集成电路在实际应用中的主要失效模式之一.闩锁是CMOS集成电路结构所固有的寄生效应,寄生的可控硅结构一旦被特定条件触发,会在电源与地之间形成大电流通路,导致整个器件失效.对一例由栅氧损伤引起器件闩锁效应的失效进行分析.通过微光显微镜(EMMI)技术和激光诱导阻值变化(OBIRCH)技术进行失效定位,在电路板级通信状态下进行闩锁效应复现及验证.最后通过分析损伤所在的电路功能和器件结构,阐述闩锁效应形成的机理.     

集成微热板气体传感器阵列的加热驱动电路设计

基于集成微热板气体传感器阵列的应用需求,采用CSMC的0.5μm标准CMOS工艺设计了片上加热驱动电路,可根据外部控制信号实现阵列中各微热板加热温度的独立调节。利用Hspice完成了电路仿真,并进行了代工流片。实验测试结果表明该加热驱动电路满足设计要求,各路加热通道产生的驱动电流相对误差小于2%,并且切换电流时无明显过冲现象。     

多模计数器静电放电损伤的失效分析

静电放电(ESD)损伤会降低半导体器件和集成电路的可靠性并导致其性能退化.针对一款国产2-32型多模计数器的失效现象,通过分析该计数器的电路结构,利用X射线成像、显微红外热成像、光束感生电阻变化以及钝化层、金属化层去除等技术对计数器进行了失效分析,将失效点准确定位至输出端口逻辑单元电路的2只晶体管上.分析结果表明,多模计数器的ESD损伤使输出端口驱动晶体管以及为负载晶体管提供栅偏置的前级电路晶体管同时受损,导致计数器端口高、低电平输出均失效而丧失计数功能.对相关的失效机理展开了讨论,同时提出了在电路研制和使用过程中的ESD防护措施.     

“集成电路可靠性分析技术”课程教改探索

针对“集成电路可靠性分析技术”课程教学模式的现状和存在的问题,明确思政育人目标,通过四条主线融入思政元素,形成“微思政”实施策略。在“传统+讨论式”教学、“对分课堂”教学和项目驱动式教学的基础上,构建了三七分课堂混合式教学模式,实现教学转变;以“破坏性物理分析”为例开展实践,结果表明：该教学方式可优化教学效果,有效提升学生的综合能力。     

Insight into multiple-triggering effect in DTSCRs for ESD protection

The diode-triggered silicon-controlled rectifier (DTSCR) is widely used for electrostatic discharge (ESD) protection in advanced CMOS process owing to its advantages, such as design simplification, adjustable trigger/holding voltage, low parasitic capacitance. However, the multiple-triggering effect in the typical DTSCR device may cause undesirable larger overall trigger voltage, which results in a reduced ESD safe margin. In previous research, the major cause is attributed to the higher current level required in the intrinsic SCR. The related discussions indicate that it seems to result from the current division rule between the intrinsic and parasitic SCR formed in the triggering process. In this letter, inserting a large space into the trigger diodes is proposed to get a deeper insight into this issue. The triggering current is observed to be regularly reduced along with the increased space, which confirms that the current division is determined by the parasitic resistance distributed between the intrinsic and parasitic SCR paths. The theoretical analysis is well confirmed by device simulation and transmission line pulse (TLP) test results. The reduced overall trigger voltage is achieved in the modified DTSCR structures due to the comprehensive result of the parasitic resistance vs triggering current, which indicates a minimized multiple-triggering effect.     

微电容超声换能器的前端专用集成电路设计

针对微电容超声换能器(CMUT)微弱电流信号检测的要求,设计了一种用于CMUT的前端专用集成电路——运算放大器(OPA)电路。运算放大器电路采用两级放大结构,第一级采用全差分折叠-共源共栅结构,输出级采用AB类控制的轨到轨输出级,在运算放大器电路反相输入端和输出端通过一个反馈电阻实现CMUT电流信号到电压信号的转换。采用GlobalFoundries 0.18μm的标准CMOS工艺进行了仿真设计和流片,芯片尺寸为226μm×75μm。仿真结果表明,运算放大器的开环增益为62 dB,单位增益带宽为30 MHz,在3 MHz处的输入参考噪声电压为2.9μV/Hz^1/2,电路采用±3.3 V供电,静态功耗为11 mW。测试结果表明仿真与实测结果相符,该运算放大器电路能够实现CMUT微弱电流信号检测功能。     

隔离电阻对集成光源特性的影响分析

提出了一种分布反馈(DFB)激光器与电吸收(EA)调制器集成光源(EML)的等效电路模型。该模型考虑了由于隔离电阻不够大而导致的激光器与调制器之间的电耦合,通过对电路模型进行仿真可以看出,对于不同隔离电阻的EML,激光器的阈值电流、调制器的频率响应带宽、集成器件的小信号调制和脉冲调制等多方面特性均有明显不同。分析得到,EML的隔离电阻阻值只有达到10kQ量级,才能够忽略电泄漏对器件特性的影响。并指出EML在更高的偏置下,将对隔离电阻提出更高的要求。