侧面高阻釉对ZnO压敏防雷芯片电性能的影响

为了抑制压敏防雷芯片边缘低熔点元素在烧结过程中的挥发,在芯片侧面涂覆不同配方高阻釉,研究其对压敏防雷芯片电性能的影响.结果表明:涂覆了高阻釉的芯片组分均匀性得以提高、缺陷减少,样品的8/20μs大电流耐受能力提高;在1 000 mA工频电流作用下,芯片的熔穿点位于芯片中部铜电极区,利于热脱离机构动作,从而提高芯片的暂态过电压耐受能力.     

侧面高阻釉对ZnO压敏防雷芯片电性能的影响

为了抑制压敏防雷芯片边缘低熔点元素在烧结过程中的挥发,在芯片侧面涂覆不同配方高阻釉,研究其对压敏防雷芯片电性能的影响。结果表明:涂覆了高阻釉的芯片组分均匀性得以提高、缺陷减少,样品的8/20μs大电流耐受能力提高;在1 000 mA工频电流作用下,芯片的熔穿点位于芯片中部铜电极区,利于热脱离机构动作,从而提高芯片的暂态过电压耐受能力。     

防雷用过电压保护器与压敏电阻器的性能及应用

简述电源系统和信号线系统的雷电感应过电压的防护理论，方法及各类防雷用过电压保护器，压敏电阻器的性能和结构特点。     

ZnO压敏电阻器性能的改进

为了提高ZnO压敏电阻器的性能,采用共沉淀法制得含五种添加剂的复合添加剂。用该复合添加剂、ZnO、Sb2O3及Al(NO3)3溶液混合球磨后的粉体制成氧化锌压敏电阻器。通过TEM和粒度测试,分析了复合添加剂的尺寸和微观结构,并对电阻器的性能进行了测试。结果表明:采用化学共沉淀方法制备的复合添加剂粉体粒径小,活性大。用该添加剂制备的氧化锌压敏电阻器的通流能力,较传统工艺提高35%,其漏电流约为0.1μA,非线性系数为53。     

液相掺杂法可提高ZnO压敏电阻器的性能

用液相掺杂法制备的粉体制成了ＺｎＯ压敏电阻器。ＳＥＭ测试分析及密度测试结果证明,瓷片的微观结构得以改善,从而提高了ＺｎＯ压敏电阻器的性能,其中非线性系数达到６７,通流能力为传统法制作的ＺｎＯ压敏电阻器的２倍。     

片式ZnO压敏电阻器印叠工艺对通流容量的影响

通过印叠工序中,内电极烘干温度与烘干时间的试验,研究了它们对片式ZnO压敏电阻器通流容量的影响。结果表明:烘干温度与烘干时间分别为70℃与2~4h时,产品的通流容量最大。     

基于555时基芯片的高频逆变电源的设计与实现

基于555时基芯片,设计了一款简单实用的高频逆变电路用以驱动高压氙灯。电路采用了保护电路一体化设计并且利用低频脉冲控制高频振荡电路通断。然后利用Protel 2004软件设计了电路原理图,并绘制了PCB板图进行实物焊接。电路焊接完成后不断进行调试,且在实际调试过程中,针对发现的问题对电路进行不断修改优化,最终得到可靠的驱动电路板。电路通过555时基芯片构成的单稳电路来控制变压器的电压变化,经多次测试发现当占空比为3/4时电路工作状态最佳。