基于Matlab的Hash算法BLAKE的设计与实现

Hash算法I3工AKE是新一代安全Hash标准SHA-3全球公开征集过程中进入最后一轮的5个候选者之一。 给出一种基于Matlab的带有图形界面GUI的BLAKE程序的设计与实现过程。本程序可用于实际的BLAKE Hash 值的运算,最重要的是为BLAKE的教学与实验提供了更方便直观的工具。     

MD5算法/安全Hash算法在Web口令安全传输中的应用

随着网络的普及,以Web方式访问数据的应用越来越广泛,同时口令信息的安全不断引起人们的重视.本文主要研究了在分布式网络环境下对口令信息加密的必要性,讨论了信息系统或Web站点中对口令信息加密应用比较广泛的MD5算法和SHA-1算法原理及其在客户端和服务器端相关的代码实现,并就两种算法性能进行比较.     

小面积高性能的SHA-1/SHA-256/SM3IP复用电路的设计

Hash算法的快速发展导致了两个问题,一个是旧算法与新算法在应用于产品时更新换代的问题,另一个是基于应用环境的安全性选择不同算法时的复用问题。为解决这两个问题,实现了SHA-1/SHA-256/SM3算法的IP复用电路,电路采用循环展开方式,并加入流水线的设计,在支持多种算法的同时,还具有小面积高性能的优势。首先,基于Xilinx Virtex-6FPGA对电路设计进行性能分析,电路共占用776Slice单元,最大吞吐率可以达到0.964Gbps。然后,采用SMIC 0.13μm CMOS工艺实现了该设计,最后电路的面积是30.6k门,比单独实现三种算法的电路面积总和减小了41.7%,工作频率是177.62 MHz,最大吞吐率达到1.34Gbps。     

可扩展Hash方法的一种改进算法

文章介绍了可扩展Hash方法,并提出了改进的缓存算法,该算法可以避免因为伪键分布异常而出现频繁的桶分裂及Hash表更新操作,从而提高空间和时间效率,有效地利用服务器资源。     

基于随机Hash锁的RFID算法研究

在分析RFID应用安全需求的基础上,时现有算法机制安全问题的解决方案进行讨论,寻找存在的问题,提出一种RFID应用的改进随机Hash锁算法,经基于随机预言模型的安全理论和数据实验证明,该算法前向安全、负载小、效率高、安全性好、成本低,能较好的解决RFID应用安全问题.     

信息摘要算法MDA-192

提出了一种新的信息摘要提取算法MDA-192。应用该算法,可将任意长度小于264bit的信息压缩为固定长度(192bit)的输出(即信息摘要或数字指纹)。该算法执行速度比安全哈希算法SHA-1快一倍。可抗击生日攻击,并且具有良好的雪崩效应。可应用于信息完整性检验,检验信息是否被非法篡改。     

SHA-1加密算法的硬件设计

该文介绍了一种在消息验证领域普遍使用的加密算法———SHA-1,阐述了硬件设计的思想和优化方法,以及用现场可编程逻辑阵列(FPGA)进行测试的结果。该设计在计算机安全领域有广泛的用途。     

基于LUT的高速低硬件开销SHA-3算法设计

通过对SHA-3算法和查找表(Look-Up-Table,LUT)方法的研究,提出一种高速低硬件开销SHA-3算法设计方案。首先,该方案利用状态机实现SHA-3算法核心置换函数的轮运算,并结合LUT方法处理每轮运算的数据交换和数据存储;然后,采用硬件模块并行处理和存储单元共用的方式,提高SHA-3算法的速度、降低硬件开销。最后,在SMIC 65nm CMOS工艺下设计SHA-3算法,DC综合后电路面积为65 833μm~2,在1.2V电压下最高工作频率可达到150MHz,功耗为2.5mW。     

基于Hash函数的MD5算法研究和硬件实现

在传统 MD5算法中,最影响执行速度的步骤是对关键路径变量 B 的求取。为提高算法的执行速度,对关键路径进行优化,将加法运算分成两步,由此缩短B的求取时间。用Verilog语言描述改进算法的硬件结构,并对其进行综合。实验结果表明,该电路的面积为85678μm2、频率为142.8 MHz,与传统算法相比,改进算法的执行速度提高了1.989倍。     

安全散列算法SHA-1的研究

信息加密技术是当今保障网络安全的一种重要手段,加密算法已成为人们研究的一个热点。对SHA-1算法进行了深入研究,介绍了SHA-1算法的特性和应用,并对SHA-1算法原理及实现进行了分析。     

单向散列函数SHA-512的优化设计

在分析NIST的散列函数SHA-512基础上,对散列函数SHA-512中的关键运算部分进行了分解,通过采用中间变量进行预行计算,达到了SHA-512中迭代部分的并行计算处理,提高了运算速度。通过这种新的硬件结构,优化后的散列函数SHA-512在71.5MHz时钟频率下性能达到了1 652Mbit/s的数据吞吐量,比优化前性能提高了约2倍,最后还将实验结果与MD-5、SHA-1商用IP核性能进行了比较。     

一种低消耗高效能的AES加密算法芯片设计

在一些便携式电子设备中,希望使用小面积、低功耗的加密芯片。首先介绍AES加密算法,结合该算法的变换特点,为了降低AES硬件实现的面积和功耗,引入CSE(Common Subex-pression Elimination)算法对其关键模块进行优化;设计了仅仅使用4个sbox和一列mixcolumn的系统结构,结构中又将加密和解密进行了有机的结合。结果表明,该设计方案有效地减小了其硬件实现时的开销。     

一种改进的低成本自适应双三次插值算法及VLSI实现

提出了一种新型图像缩放算法, 由自适应锐化滤波器和双三次插值组成.锐化滤波器减轻了双三次插值产生的模糊效应, 自适应技术进一步提升了图像缩放质量. 为了减少运算量, 提出前置滤波和后置滤波技术.与其他几种算法相比较, 本文的算法在主观和客观评价方面都明显胜出. 为了实现实时低成本设计, 提出了一种该算法的流水线超大规模集成电路 (Very large scale integration, VLSI)架构. 在现场可编程逻辑器件 (Field-programmable gate array, FPGA)上实现, 占用695个逻辑单元(Logic elements, LEs), 时钟频率达到165MHz, 减少了36.8%逻辑单元, 图像质量平均峰值信噪比 (Peak signal-to-noise ratio, PSNR)提升了1.5dB.     

单向Hash函数SHA-1的统计分析与算法改进

对SHA-1算法的完备度、雪崩效应度、严格雪崩效应及抗碰撞性进行了逐拍统计分析。针对目前密码学界所揭示出的SHA-1设计缺陷,主要以增强SHA-1算法的非线性扩散特性及抗碰撞性为目标,对其进行改进。改进算法在混合函数中逆序使用改进后的扩展码字序列,并在算法首轮的混合函数中引入整数帐篷映射,加速了差分扩散,改变了原来固定的链接变量传递方式,修正了算法内部结构的设计缺陷。测试与分析结果表明,改进算法提高了非线性扩散程度,增强了算法的安全性。     

VLSI设计中一种新型的功能验证方法

本文在研究了传统的VLSI设计中采用的功能验证方法后,分析了各种方法的特点和不足之处。提出了一种新型的适合于大规模集成电路功能验证的新方法,详细介绍了这种功能验证方法的度量进度机制和验证完备性判断依据,并给出了这种新方法的操作流程和关键点。     

A VLSI Implementation of the Graphics Standard GKS

The main advantage when using a standardized graphics system is quite obvious: the application programs become portable. Integrating such a system - and GKS (Graphical Kernel System) is the only one being standardized internationally - into VLSI (Very Large Scale Integration) chips, this graphics system may become an integral part of graphical devices. This guarantees a uniform interface of such devices to GKS applications. Devices of many different kinds will become compatible not only with respect to plugging but even in their logical behaviour, eliminating all device dependencies from the host software.
We have started to design the GKS-chip which will be able to be used in a great variety of devices (vector and raster type). The GKS-chip will bring the computational power to support real time picture updates, limited only by the maximally attainable output data rate.     

一种高速JPEG2000 MQ编码器的VLSI实现

JPEG2000采用的MQ编码器是一种优于Huffman编码的无损数据压缩算法。基于JPEG2000算法规程的MQ编码器速度较慢,限制了整个编码系统的实时性。本文采用部分并行算法,MQ编码器每个时钟最多可以编码2对数据,有效提高了编码器的数据吞吐率,并设计了基于3级流水的VLSI结构。试验结果表明,该算法平均每个时钟编码1.32bit,比普通算法的编码效率提高了约32%。     

Implementation of the SHA-2 Hash Family Standard Using FPGAs

The continued growth of both wired and wireless communications has triggered the revolution for the generation of new cryptographic algorithms. SHA-2 hash family is a new standard in the widely used hash functions category. An architecture and the VLSI implementation of this standard are proposed in this work. The proposed architecture supports a multi-mode operation in the sense that it performs all the three hash functions (256, 384 and 512) of the SHA-2 standard. The proposed system is compared with the implementation of each hash function in a separate FPGA device. Comparing with previous designs, the introduced system can work in higher operation frequency and needs less silicon area resources. The achieved performance in the term of throughput of the proposed system/architecture is much higher (in a range from 277 to 417%) than the other hardware implementations. The introduced architecture also performs much better than the implementations of the existing standard SHA-1, and also offers a higher security level strength. The proposed system could be used for the implementation of integrity units, and in many other sensitive cryptographic applications, such as, digital signatures, message authentication codes and random number generators.     

人工神经网络VLSI脉冲流算法实现技术

人工神经网络以其自组织、自适应、自学习能力以及非线性、非局域性、非定常性和凸性等优点得到广泛重视。本文分析现有人工神经网络模型及算法,总结了现有人工神经网络实现上的弊端,然后着重讨论了数据模结合的VLSI人工神经网络技术和脉冲流技术。在现有的各种脉冲流技术基础上,给出一个以模拟方式实现突触乘积和突触输出累加,数字方式实现权值储存的脉冲流人工神经网络。