共查询到19条相似文献,搜索用时 125 毫秒
1.
针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共栅放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;第二级采用以NMOS为负载的共源放大器结构,提高增益和输出摆幅。基于LITE—ON40V1.0μm工艺,采用Spectre对电路进行仿真。仿真结果表明,电路交流增益为125.8dB,相位裕度为62.8°,共模抑制比140.9dB,电源电压抑制比125.5dB。 相似文献
2.
基于0.35μm工艺,设计了一种工作在15~30 V的宽电源电压的高电源抑制比(PSRR)、快速瞬态响应的线性LDO.该LDO主要包含电源电压预调节模块、基准源模块、误差放大器模块.电源电压预调节模块,降低输入电压波动范围,同时采用了PSRR增强电路,提高LDO的线性稳定性和PSRR;误差放大器模块,采用了一种带正反馈增益增强差分放大器电路,提高了电路的增益,同时采用双环反馈技术,提高LDO的瞬态响应速度.仿真结果表明:输出电压为5 V,PSRR低频时为128 dB,100 kHz时为60 dB,瞬态响应时间约为0.1μs. 相似文献
3.
4.
一种新型的CMOS电流反馈运算放大器 总被引:3,自引:4,他引:3
电流反馈运算放大器在高速高频电子领域有广泛的应用,但目前市场上流行的基于互补双极性结构的电流反馈运算放大器的电源电压和功耗都较高。文章主要在文献[1~3]基础上设计了一种新型的CMOS电流反馈运算放大器,使用0.51μmCMOS工艺参数(阈值电压为0.7V),模拟结果获得了与增益无关的带宽、极大的转换速率。电路参数为:81db的开环增益、87度的相位裕度、123db共模抑制比,以及在1.5V电源电压下产生了约6.2mW的功耗。 相似文献
5.
6.
针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC) 0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz1/2@100 kHz。 相似文献
7.
8.
利用嵌入式密勒补偿技术,我们设计了一种应用于LDO的高性能放大器。在保证良好的相位裕度和稳定增益带宽的条件下,该放大器还具备高增益和较高的电源抑制比。结果表明:在3V工作电压下,其直流开环增益AV=87dB,增益带宽GB=12MHz,相位裕度=63°,电源抑制比PSRR=72.6dB。 相似文献
9.
基于MOS管在亚阈值区、线性区和饱和区的不同导电特性,采用TSMC 0.18 μm CMOS工艺,设计了一种全MOS结构的电压基准源。为了改进核心电路,通过设计并优化预抑制电路,使整个电路实现了高电源电压抑制比的输出电压。对电路进行仿真,当电源电压大于1.5 V时,电路进入正常工作状态;在1.8 V电源电压下,-20 ℃~120 ℃范围内,温度系数为1.04×10-5/℃,该电压基准源的输出电压为0.688 V;低频时,电源电压抑制比达到-159.3 dB,在1 MHz时电源电压抑制比为-66.8 dB,功耗小于9.83 μW。该电压基准源能应用于高电源电压抑制比、低功耗的LDO电路中。 相似文献
10.
提出了一种高电源纹波抑制比的低压差线性稳压器.该低压差线性稳压器通过提高带隙基准的电源抑制比以达到提高LDO(低压差线性稳压器)低频电源纹波抑制的能力.在TSMC 0.18μm CMOS工艺下进行了仿真验证,仿真结果表明,该LDO最大负载电流可以达到80mA,当负载电流在0~80mA范围内变化时,开环相位裕度均大于64°,证明了低压差线性稳压器的高稳定性.当负载电流从0mA跳变到80mA时,系统的输出电压过冲仅为15mV,环路响应时间仅为0.5μs.当负载电流为80mA,测得10kHz时的电源纹波抑制比为-60.82dB,100kHz时LDO的电源纹波抑制比为-57.66dB. 相似文献
11.
结合电荷泵型LED驱动器的工作要求,从减小输出电压纹波、稳定输出电压出发,设计了一款误差放大器。该误差放大器具有较大的工作电压范围,使电荷泵型LED驱动器高效率低噪声工作。基于CHRT0.35μm CMOS MIXED SIGNAL TECHNOLOGY进行仿真,结果表明,在2.7~5V工作电压范围内,开环电压增益约等于72dB,相位裕度约等于65°,单位增益带宽约等于4.6MHz,共模抑制比CMRR约等于113dB,电源抑制比PSRR约等于100dB。 相似文献
12.
设计了一个共源共栅运算跨导放大器,并成功地将其应用在一款超低功耗LDO线性稳压器芯片中。该设计提高了电源抑制比(PSRR),并具有较高的共模抑制比(CMRR)。电路结构简单,静态电流低。该芯片获得了高达99 dB的电源抑制比。 相似文献
13.
14.
15.
设计了一种0.13μm BiCMOS低压差线性稳压器(LDO),包括BiCMOS误差放大器、带软启动的BiCMOS带隙基准源、"套筒式"共源-共栅补偿电路等。为了改善线性瞬态响应性能,在BiCMOS误差放大器的前级设置了动态电流偏置电路。由于所设计的BiCMOS带隙基准源对温度的敏感性较小,故能为LDO提供高精度的基准电压。对所设计的LDO进行了工艺流片。流片测试结果表明,该LDO可提供60 mA的输出电流且最小压差只有100 mV。测试同时验证了所设计LDO的负载和瞬态响应都得到改善:负载调整率为0.054 mV/mA,线性调整率为0.014%,而芯片面积约为0.094 mm2,因此特别适用于高精度、便携式片上电源系统。 相似文献
16.
电源管理芯片的高精度电压输出,是电源管理技术的一个重要课题,以LDO稳压器为基础,详细分析了基准电压漂移、误差放大器电压漂移等影响电源电压输出精度的主要因素。 相似文献
17.
In this paper, a new architecture of a fully integrated low-dropout voltage regulator (LDO) is presented. It is composed of hybrid architecture of NMOS/PMOS power transistors to relax stability requirements and enhance the transient response of the system. The LDO is capable of producing a stable output voltage of 1.1 V from 1.3 V single supply with recovery settling time about 680 nsec. It can supply current from 10 µA to 100 mA consuming quiescent current of 20.5 µA and 95 µA, respectively. It supports load capacitance from 0 to 50 pF with phase margin that increases from 43° at low load (10 µA) to 74° at high load (100 mA) and power supply rejection ratio (PSRR) less than −20 dB up to 100 kHz. The proposed LDO is designed in 130 nm CMOS technology and occupies an area of 0.11 mm2. Post layout simulations show better performance compared with other reported techniques. 相似文献
18.
19.
采用ASMC0.35μm CMOS工艺设计了低功耗、高电源抑制比(PSRR)、低温漂、输出1V的带隙基准源电路。该设计中,偏置电压采用级联自偏置结构,运放的输出作为驱动的同时也作为自身电流源的驱动,实现了与绝对温度成正比(PTAT)温度补偿。通过对其进行仿真验证,当温度在-40~125℃和电源电压在1.6~5V时,输出基准电压具有3.68×10-6/℃的温度系数,Vref摆动小于0.094mV;在低频时具有-114.6dB的PSRR,其中在1kHz时为-109.3dB,在10kHz时为-90.72dB。 相似文献