基于FPGA的UART设计与实现

提出了一种基于FPGA的UART的实现方法.利用有限状态机和硬件描述语言VHDL实现了通用异步收发器UART IP核的设计,给出了用VHDL实现UART的数学模型,并进行了仿真分析.结果表明,各项通信指标均满足要求,并可提高系统的可靠性和稳定性.     

基于FPGA的通用异步收发机的设计

阐述了通用异步收发机（UART）异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列（FPGA）上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化（EDA）技术中发挥重要作用.     

基于FPGA／CPLD的UART功能设计

采用通用集成电路实现UART的功能无法完全满足各种场合下的需要,将所需的UART功能集成到FPGA／CPLD内部,可以使整个设计更加紧凑、稳定且可靠。本文应EDA技术,基于FPGA／CPLD器件设计与实现UART。     

基于FPGA的异步串行通讯

以ARM为控制核心,FPGA为协处理器的智能控制装置中,设计了一种基于FPGA与ARM7的双字节异步串行通讯的软硬件接口。在FPGA内部集成专用的UART模块,实现FPGA与ARM之间的通讯。采用有限状态机设计UART波特率发生器、接收器和发送器模块,并集成了奇偶校验功能。给出了FPGA与ARM连接的电路图、UART顶层模块的电路图及其在ModelSim软件上的仿真结果。经过反复试验证明,该电路简单、可靠。     

基于DSP的数字信号采集处理系统设计

为快速准确地采集各种数据，提出一种基于DSP的数字信号处理方法．系统采用DSP作为主处理芯片，外围电路由FPGA实现．多路高速数据使用并行方式进行采集，利用DSP高速处理能力对数据进行处理，最后通过在FPGA内部实现的UART电路与模拟串行口完成数据传输．利用DSP FPGA设计的数字信号处理系统，具有与其他以现代数字技术为基础的设备接口方便、系统精度高、工作可靠的优点．     

TMS320C54X DSP软件实现UART技术

基于目前TMS320C54X高速DSP芯片缺少UART标准接口,与带UART的外设直接进行异步通信比较困难的问题.介绍了一种用软件模拟实现UART方法,该方案采用最少的外部硬件电路,简单方便,灵活可靠;根据实际经验,给出了利用示波器观察UART收发数据的波形,并根据观察的结果,提出了对UART进行调试的两种方法.     

异步串行收发器16C550在远程通信中的应用

文章在详细介绍了UART芯片16C550的内部结构及其寄存器的使用方法的基础上，结合远程通信节点的系统实现，讨论了16C550的编程方法，并给出相关实例。     

基于FPGA和UART的乐曲演奏系统设计

采用UART串口通信协议,借助硬件描述语言Verilog和Quartus开发工具,设计了一款基于FPGA的简易乐曲演奏系统.首先根据系统的总体功能要求,进行系统级设计; 然后结合UART通信协议和乐曲演奏原理,分别设计了UART串口接收模块和乐曲演奏模块,并通过嵌入式逻辑分析仪SignalTap II验证了设计方案的有效性; 最后采用EP4CE10F17C8N控制芯片对硬件进行调试,结果显示FPGA可成功驱动蜂鸣器演奏乐曲.该方案设计简单,便于修改和扩展,具有很好的实用性.     

异步串行收发器16C550在远程通信中的应用

文章在详细介绍了UART芯片16C550的内部结构及其寄存器的使用方法的基础上,结合远程通信节点的系统实现,讨论了16C550的编程方法,并给出相关实例。     

基于Compact PCI总线的多协议通信板的设计

提出了一种基于Compact PCI总线的多协议通信板的设计方案,该方案实现时采用PCI2050B芯片作为桥片来扩展CPCI总线,运用通用异步收发(UART)电平转换芯片LTC1546,实现多协议通信方式的选择与接口电平的转换,运用XR17D158通信控制器实现串口通信。重点分析了所用芯片的寄存器分配、功能及设置,并给出了VxWorks操作系统下驱动程序的关键实现。实际应用中可以通过跳线实现RS-232、RS-422等串行通信方式,表现出较高的可靠性和灵活性。     

基于SOPC的VGA测试信号发生器设计

依据VGA接口原理,使用SOPC技术实现VGA图形显示、利用一片Ahera的cyclone系列FPGA（现场可编程门阵列）实现准确的时序产生和简单的外围扩展,利用按键和串口控制VGA信号输出模式和图形选择,灰度液晶显示当前VGA信号类型．整个NiosⅡ系统综合可编程逻辑器件原有优势和单片机的优点,可将要显示的测试图形数据直接送到显示器．节省了计算机的处理过程,加快了数据的处理速度,节约了硬件成本．     

基于LabVIEW和SOPC技术的信号发生系统

采用SOPC结合虚拟仪器技术,进行任意波形发生器的研制.系统由LabVIEW波形编辑软件和任意波形发生器固件两大部分组成.二者采用异步串口进行通信.利用LabVIEW的强大功能,把波形的编辑,系统的设置放到计算机上完成.同时将DDS模块和微处理器模块集成到一个单片FPGA上.系统具有集成度高、稳定性好和扩展性强等优点,通过仿真测试,波形输出达到了理想的结果.     

混沌序列变换成均匀伪随机序列的普适算法的FPGA实现

针对现有的PRNG的均匀性差的特性,文献[1]提出了一种将混沌序列变换成均匀伪随机序列的普适算法。我们首次提出该算法的FPGA实现方案,方案由上位机软件、UART控制器、初值缓存器、均匀化算法实现单元、尾数序列缓存转换器组成。采用VHDL完成各模块设计,芯片选用逻辑资源为100万门的CycloneIIEP2C35F672C6,硬件电路共占6721逻辑单元,资源率20%,工作频率为50MHz。     

基于NiosII的串口通信在解算芯片中的应用

该文介绍了串口通信标准,提出了基于NIOS II嵌入式软核处理器的串口通信设计方案,重点研究基于NIOS II的串口电路的硬件设计过程,阐述了在NIOS II集成开发环境下串口通信的软件实现过程。基于NIOS II的串口通信可应用于导航解算系统,实现导航解算芯片的数据库加载。