多进制低密度奇偶校验码的扩展最小和译码算法研究

综述了多进制LDPC码的几种常用译码算法,重点讲解分析了其中的扩展最小和算法,并采用对比的方法证明其优越性。     

高性能准循环低密度奇偶校验码的构造

提出了一种高性能QC-LDPC码的构造模式,通过扩展码长较短的LDPC码得到码长比较长的QC-LDPC码。仿真结果表明,该构造模式具有线性编码复杂度,编码性能和随机构造的LDPC码相当。     

基于循环差集的低密度奇偶校验码的构造

基于组合设计中的循环差集,提出一种构造准循环低密度校验(Quasi-Cyclic LDPC)码的方法。所构造的正则Quasi-Cyclic LDPC码的校验矩阵中不存在长度为4的环,并且可以用简单线性移位寄存器实现编码。仿真结果表明,在和积迭代译码下,采用该方法构造的码具有较好的性能。     

一种低密度奇偶校验码矩阵的设计方法

提出一种以硬件实现的各种条件为约束设计准循环的低密度奇偶校验码的校验矩阵方法,以简化硬件结构,采用行列交换及寻找最大平均环提升译码性能的方法。设计码长为1200的校验矩阵,对该矩阵的译码电路进行RTL实现,采用SMIC0.13μm标准CMOS工艺综合实现660Mb/s吞吐率,面积为3.1mm2,以该方法设计的矩阵可用于实现低复杂度的LDPC译码电路。     

简单高效的低密度奇偶校验码比特翻转译码算法

为了提高比特翻转(BF)效率,提出一种基于平均幅度的低密度奇偶校验(LDPC)码加权梯度下降比特翻转译码算法。该方法首先以信息节点的平均幅度作为校验方程的可靠度,再用其对双极性校验子进行加权,从而构造出更加高效的比特翻转函数。在加性高斯白噪声(AWGN)信道下,误比特率(BER)为10-5时进行仿真实验,相比传统的梯度下降和基于可靠度比率的加权梯度下降比特翻转算法,所提出的算法可分别获得0.08dB和0.29dB的增益;同时,平均迭代次数可分别降低72.6%和9.3%。实验结果表明,所提算法在获得一定编码增益的同时,平均迭代次数也有所降低,可见该算法在纠错性能、实现复杂度和时延之间达到了更好的平衡匹配,能适用于实时性要求较高的高速通信系统。     

高维量子低密度奇偶校验码纠缠度

量子纠错与量子计算是量子信息科学坚实的基础和重要的组成部分.在实际应用中,如大气传输中的量子通信,将需要多种数学运算,其中包括量子纠错码.量子纠错码可以抵抗噪声,但由于构造量子纠错码依赖于量子纠缠,因此被认为是困难的.利用图态解决码字纠缠度是一个很有前途的解决方案,但高维图态构造起来仍有诸多困难,上述困难可以巧妙地通过...     

多输入多输出通信系统的低密度奇偶校验码

受低解码复杂度下空时编码的全分集大编码增益的启发,提出了基于多输入多输出通信系统的低密度奇偶校验码的高效率设计。该设计可以在接收端很好地解决内迭代和外迭代的权衡,以增强解码的性能和灵活性。仿真结果表明,给出的编码在多输入多输出信道上性能良好。     

基于低密度奇偶校验码的数据协调技术

低密度奇偶校验码(LDPC)是一种(n,k)线性分组码。当分组码码长较短时,利用常规的编码方法可以完成编码工作。但随着分组码码长的增加,利用常规LDPC的编码方式编码,计算机的内存难以承担。为了解决以上问题,提出两种有效的编译码方案。首先,该数据协调方案不同于传统校验位译码,利用边信息和原始数据产生的校验子进行联合译码;其次,将校验矩阵以稀疏矩阵的形式存储,利用双向十字循环链表只记录1的位置的方式存储校验矩阵,这样可极大地节省内存空间;最后,通过C语言实现可提高编译码的有效性。实验中选取码长105的分组长度,译码器误码率(BER)收敛于1.0dB,每一分组译码时间仅需4s,译码收敛后速率达到24.85kb/s,时效性较强。     

基于GPU的低密度奇偶校验码译码加速技术

随着通信技术的发展,通信终端逐渐采用软件的方式来兼容多种通信制式和协议。针对以计算机中央处理器（CPU）作为运算单元的传统软件无线电架构,无法满足高速无线通信系统如多进多出（MIMO）等宽带数据的吞吐率要求问题,提出了一种基于图形处理器（GPU）的低密度奇偶校验（LDPC）码译码器的加速方法。首先,根据GPU并行加速异构计算在GNU Radio 4G/5G物理层信号处理模块中的加速表现的理论分析,采用了并行效率更高的分层归一化最小和（LNMS）算法;其次,通过使用全局同步策略、合理分配GPU内存空间以及流并行机制等方法减少了译码器的译码时延,同时配合GPU多线程并行技术对LDPC码的译码流程进行了并行优化;最后,在软件无线电平台上对提出的GPU加速译码器进行了实现与验证,并分析了该并行译码器的误码率性能和加速性能的瓶颈。实验结果表明,与传统的CPU串行码处理方式相比,CPU+GPU异构平台对LDPC码的译码速率可提升至原来的200倍左右,译码器的吞吐量可以达到1 Gb/s以上,特别是在大规模数据的情况下对传统译码器的译码性有着较大的提升。     

基于FPGA的一类低密度奇偶校验码的实现

本设计用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验LDPC(Low Density Parity Check)码。本文所提到的LDPC码是采用并行编码和部分并行译码结构。同时本文采用的是一种系统码结构,这种码的最主要的优点就是它的生成矩阵能够很容易地从奇偶校验矩降的一定变换而得到,这样,应用FPGA实现译码器的同时,能够简单有效地实现对应的编码器。该设计是针对分组块长为345比特,码率为4／5,采用了6位量化方案。本文用现场可编程门阵列(FPGA)实现了LDPC码的编码,译码电路,并且通过QUARTUS仿真测试以及下载到实验板ATERA芯片的调试,表现出好的纠错性能。     

改进的LDPC码Normalized BP-Based译码算法

为了提高Normalized BP-Based算法的译码性能,提出了一种改进的Normalized BP-Based算法。根据校验节点传向变量节点的信息的大小来动态地改变校正因子,实现对BP-Based算法的非线性补偿。仿真结果表明：在误码率低于0.5×10-2时,与Normalized BP-Based算法相比,改进算法均可以获得约0.1dB的增益,而只增加少量运算,并且不增加迭代次数。     

基于低密度奇偶校验编码和混沌系统的图像加密

为提高图像传输的安全性和可靠性,提出一种结合LDPC编码和混沌系统的图像加密方法。首先,通过奇偶校验码将像素值扩展为10比特,并计算标准差作为混沌映射初值;其次,使用Arnold变换置乱像素位置,并利用Henon映射扩散像素值;最后,从10比特像素值中分离高2比特经LDPC编码实现无差错传输,而其余8比特则为加密结果。实验结果表明,所提方法对密钥及明文敏感性强,具有良好的雪崩效应,能有效抵抗明文和差分等攻击,同时其加密结果具有较强的抗剪切和抗噪声攻击能力。     

基于准循环低密度奇偶校验码的压缩感知测量矩阵

针对随机测量矩阵元素随机产生、不易于硬件实现的缺点,利用有限域上准循环低密度奇偶校验(QC-LDPC)码奇偶校验矩阵的构造方法,设计了一种确定性的结构化稀疏测量矩阵。由于QC-LDPC码的信道编解码性能较好,故以此为基础构造压缩感知(CS)测量矩阵预计有较好的性能。分别用一维和二维信号的CS重建实验验证新矩阵的性能,结果表明,与常用的测量矩阵相比,在相同的重建算法和压缩比条件下,新矩阵对应的重建误差较低,在峰值信噪比(PSNR)的评价指标上有所提高(0.5~1dB)。特别地,所提的确定性测量矩阵在结构上具有对称特性和准循环特性,如将其应用于硬件实现,可降低物理内存的需求量与硬件实现的复杂度。     

快速检测低密度奇偶校验码围长的新算法

针对低密度奇偶校验码(LDPC)的围长计算复杂度较高的问题,结合Dijkstra算法及Tanner图的结构特点提出一种快速检测围长的新算法,该算法的时间复杂度较低。与目前的算法相比,该算法不仅计算速度快,且能一次性给出围长的大小及所经过的边,避免冗余计算。最后,通过实例仿真验证了该算法的可行性和高效性。     

高性能准循环低密度奇偶校验码在导航信号中的应用

全球定位系统(GPS)在其现代化计划中选择低密度奇偶校验(LDPC)码作为其将来的L1C电文的信道编码方案,能够获得优异的译码性能,但复杂度也相对提高,所采用随机LDPC码的编码器和解码器的硬件实现较为困难。在802.16e协议中提出的LDPC码的基础上,提出一种增强型的准循环低密度奇偶校验(QC-LDPC) 码,其校验矩阵同时具有准循环结构和近似下三角结构,且最小圈长为8,克服了随机LDPC码的缺点。仿真结果表明,所构造的QC-LDPC码性能优于802.16e协议中的LDPC码和GPS L1C电文中采用的LDPC码,对我国“COMPASS”导航系统的信道编码方案具有参考价值。     

LDPC码的不等差错保护策略在SVC中的应用

在分析信源信道联合编码的基础上,提出了一种使用LDPC码对SVC比特流进行不等差错保护的策略,能够使端到端的视频序列失真最小化。该不等差错保护策略根据各帧对重建图像的贡献量大小为其进行合理的比特分配,并对每一帧的各质量层实施最佳的非均衡差错保护。实验结果表明,与基于拉格朗日的优化方法相比,该方法更为简单,重建视频的峰值信噪比（PSNR）性能也有明显改进。