共查询到20条相似文献,搜索用时 62 毫秒
1.
本文介绍一种用快速傅立叶变换设计FIR滤波器的新算法。这个算法在每一次迭代中进行一次快速傅立叶正变换和一次快速傅立叶反变换,交替满足频域约束条件和时域约束条件,使所设计的滤波器在频域中H(e^jw)逼近所需要的频率响应Hid(e^jw),在时域中h(n)逼近理想单位冲激响应序列hid(n)。此算法直观和简单。 相似文献
3.
FIR数字滤波器的FPGA实现 总被引:4,自引:0,他引:4
李伟 《计算机与数字工程》2007,35(1):163-165
介绍了FIR数字滤波器FPGA的实现方法,阐述了FIR滤波器的线性相位特点和结构原理,并依据这些原理,对FIR卷积运算算法的VHDL的实现进行了探讨。 相似文献
4.
以FPGA为硬件平台,利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真,生成VHDL工程文件,编制相应顶层文件,使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试,生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波,并将VHDL下载到硬件系统中进行硬件实现,有效地提取到5 kHz的正弦信号。实验结果表明,该设计很好地达到了FIR滤波器的性能,为数字滤波器的设计与实现提供了新的途径和方法。 相似文献
5.
数字信号凭借其在传输、存储和计算上的便捷性,正在得到越来越广泛的应用.在现代数字系统中往往会存在多种采样频率,这就需要改变采样频率,进行频率转换.本文主要介绍利用现场可编程逻辑器件(FPGA)实现变采样率FIR数字滤波器的方案.首先简单分析了FIR数字滤波器的基本结构,在此基础上,以一个适用于变采样率的半带滤波器的设计为例,结合利用MATLAB为辅助设计工具,完成对给定指标的FIR滤波器的设计,最后提出了利用FPGA硬件实现滤波的TOP-DOWN结构图.此方案使性能和资源占有率得到较好的突破,最大限度的减少资源消耗. 相似文献
6.
基于DSP的FIR数字滤波器设计与实现 总被引:5,自引:0,他引:5
分析了FIR数字滤波器的基本原理,在MATLAB环境下利用窗函数设计FIR低通滤波器,实现了FIR低通滤波器的设计仿真.将设计的符合要求的滤波器在TI公司DSP TMS320LF2407A上实现.通过实验结果表明FIR滤波器准确度高、稳定性好,可以有效的滤除干扰信号,设计结果满足性能指标要求. 相似文献
7.
用MATLAB设计及FPGA实现FIR滤波器的方法 总被引:5,自引:0,他引:5
FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用的软、硬件方法设计实现FIR滤波器存在的问题,提出采用MATLAB的窗函数方法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案。通过编程调试得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。 相似文献
8.
9.
针对利用现有分布式算法在FPGA上实现高阶FIR滤波器时,存在资源消耗量过大和运行速度慢等问题,提出一种新型高阶FIR滤波器的FPGA实现方法。首先综合采用多相分解结构、流水线等技术对高阶FIR滤波器进行降阶处理,然后采用提出的基于二输入开关和加法器对的分布式算法结构(MA型DA结构)实现降阶后的FIR滤波器。利用ISE10.1在Xilinx Xc2vp30 7ff896 FPGA开发板上实现了一系列8阶到256阶的串行和并行结构FIR滤波器。实验结果表明,该方法有效地减少了系统的资源消耗,提高了系统的时序性能。 相似文献
10.
FIR滤波器的FPGA实现及其仿真研究 总被引:15,自引:11,他引:4
本文提出了一种采用现场可编程门阵列器件FPGA实现FIR字滤波器硬件电路的方案,该方案基于只读存储器ROM查找表的分布式算法。并以一个十六阶低通FIR数字滤波电路在ALTERA公司的CYCLONE系列FPGA芯片上的实现为例说明了设计过程。所设计电路通过软件验证和硬件仿真,结果表明电路工作正确可靠,满足设计要求,性能优于用DSP和传统方法实现的FIR滤波器。 相似文献
11.
提出了Radix-4 FFT的优化算法,采用该优化算法设计了64点流水线IFFT/FFT处理器,该处理器可以在64个时钟周期内仅采用3个复数乘法器获得64点处理结果,提高了运算速度,节约了硬件资源。通过Xilinx XC2S300E Spartan2E系列的xc2s300e器件进行下载验证,仿真结果与MATLAB计算结果误差小于0.5%,该处理器已经成功应用于某OFDM通信系统中。 相似文献
12.
针对目前硬件正则表达式匹配算法在存储空间以及吞吐量等方面面临的挑战,结合扩展有限自动机(XFA)正则表达式匹配算法,提出了一种预定义类的压缩自动机匹配算法(Pre-Class CFA)。通过预定义类,算法既可以实现正则表达式中类字符匹配,又能够通过优先级的设定匹配特殊字符集,并在XFA消除确定性有限状态机(DFA)状态爆炸问题的基础上进一步压缩了迁移边数目;同时算法根据现场可编程门阵列(FPGA)和迁移边的特征,设计了一种基于并联只读存储器(ROM)结构的迁移边存取方法,可以实现同一状态多条迁移边的并行读取和匹配。在中低性能FPGA平台ALTERA DE2-70上对算法进行测试,实验中系统吞吐量为1.3 Gb/s,可实现千兆网络下的入侵检测和垃圾过滤。 相似文献
13.
针对正则表达式匹配过程中吞吐率低及逻辑资源占用数多的问题,提出一种完全基于现场可编程门阵列(FPGA)逻辑电路的改进确定有限自动机(DFA)匹配算法。首先,该算法统计了DFA中每个状态的大多数转移边都会集中指向相同状态特征的结果,随后根据正则表达式的转移矩阵为DFA的每个状态设置一条默认的转移边,最后进行逻辑电路简化处理,并采用L7-filter规则集进行实测。实验结果表明,改进后的DFA方案与非确定有限自动机(NFA)方案相比,有10%~60%的规则获得了更高的吞吐率,62%~87%的规则占用了更少的逻辑资源。 相似文献
14.
15.
16.
Raija LehtoAuthor Vitae Tarja TaurénOlli VainioAuthor Vitae 《Microprocessors and Microsystems》2011,35(7):595-602
A new approach to piecewise-polynomial approximation and recursive implementation structures for linear-phase Finite Impulse Response (FIR) filters have been recently proposed. In this paper, we describe hardware prototype implementations of the new structures for all four types of linear-phase FIR filters using a Field Programmable Gate Array (FPGA) based platform. Narrowband lowpass filters and narrowband differentiators are used as design examples to demonstrate the functionality and efficiency of the implementations. The required wordlength and resource usage is analyzed. 相似文献
17.
基于分布式算法的高阶FIR滤波器及其FPGA实现 总被引:4,自引:2,他引:2
提出一种新的高阶FIR滤波器的FPGA实现方法。该方法运用多相分解结构对高阶FIR滤波器进行降阶处理,采用改进的分布式算法来实现降阶后的FIR滤波器。设计了一系列阶数从8到1 024的FIR滤波器,通过Quartus II 7.1的综合与仿真,以及在EP2S60F1020C4 FPGA目标器件上的实现结果表明,该方法能够有效地减少硬件资源的使用且满足高速实时性的要求。 相似文献
18.
19.
混沌吸引子及FPGA实现 总被引:4,自引:0,他引:4
王忠林 《计算机工程与应用》2008,44(36):85-86
提出了一个混沌系统,并利用理论和数值仿真的方法对系统的基本特性进行了分析。通过Lyapunov指数谱和分岔图,对系统在混沌、拟周期和周期轨之间的转换进行了分岔分析。为验证系统的混沌行为,在Matalab的Simulink下,利用DSP Builder设计了一个电路,并把它转换成VHDL语言程序,利用Quartus II下载到硬件电路中进行了实验,实验结果与计算机仿真结果完全一致。提出了一种基于FPGA平台和EDA开发工具的实现混沌吸引子的新方法。 相似文献
20.
介绍了杂交粒子群算法的原理,通过三个典型Benchmark函数对该算法的收敛精度进行了测试.将杂交粒子群算法应用到FIR数字滤波器的设计中,从而计算出FIR数字滤波器的系数.通过高通和带通两个实例进行仿真实验,并与Parks-McClellan算法设计的滤波器进行对比,结果表明,采用杂交粒子群算法设计FIR数字滤波器具有更好的通带和阻带特性,是一种有效的方法. 相似文献