共查询到11条相似文献,搜索用时 62 毫秒
1.
2.
基于流体动力学能量输运模型,对沟道杂质浓度不同的深亚微米槽栅和平面PMOSFET中施主型界面态引起的器件特性的退化进行了研究.研究结果表明同样浓度的界面态密度在槽栅器件中引起的器件特性的漂移远大于平面器件,且电子施主界面态密度对器件特性的影响远大于空穴界面态.特别是沟道杂质浓度不同,界面态引起的器件特性的退化不同.沟道掺杂浓度提高,同样的界面态密度造成的漏极特性漂移增大. 相似文献
3.
基于流体动力学能量输运模型 ,对沟道杂质浓度不同的深亚微米槽栅和平面 PMOSFET中施主型界面态引起的器件特性的退化进行了研究 .研究结果表明同样浓度的界面态密度在槽栅器件中引起的器件特性的漂移远大于平面器件 ,且电子施主界面态密度对器件特性的影响远大于空穴界面态 .特别是沟道杂质浓度不同 ,界面态引起的器件特性的退化不同 .沟道掺杂浓度提高 ,同样的界面态密度造成的漏极特性漂移增大 . 相似文献
4.
界面态引起的器件特性的退化是深亚微米微米器件失效的一个重要因素,本文基于流体动力学能量输运模型,对沟道杂质浓度不同的槽机和平面PMOSFET中受主型界面态引起的器件特性的退化进行了分析,研究结果表明同样浓度的界面态浓度在槽栅器件中引起的器件特性的漂移远大于平面器件,且P型受主型界面态度对器件特性的影响也远大于N型界面态,沟道杂质浓度不同,界面态引起的器件特性的退化不同。 相似文献
5.
6.
基于流体动力学能量输运模型 ,利用二维仿真软件 MEDICI对深亚微米槽栅 PMOS器件的结构参数 ,如凹槽拐角、负结深、沟道和衬底掺杂浓度对器件抗热载流子特性的影响进行了研究 ,并从器件物理机制上对研究结果进行了解释。研究发现 ,随着凹槽拐角、负结深的增大和沟道杂质浓度的提高 ,器件的抗热载流子能力增强。而随着衬底掺杂浓度的提高 ,器件的抗热载流子性能降低。结构参数影响了电场在槽栅 MOS器件的分布和拐角效应 ,从而影响了载流子的运动并使器件的热载流子效应发生变化。 相似文献
7.
凹槽深度与槽栅PMOSFET特性 总被引:4,自引:3,他引:1
基于能量输运模型对由凹槽深度改变引起的负结深的变化对深亚微米槽栅 PMOSFET性能的影响进行了分析 ,对所得结果从器件内部物理机制上进行了讨论 ,最后与由漏源结深变化导致的负结深的改变对器件特性的影响进行了对比 .研究结果表明随着负结深 (凹槽深度 )的增大 ,槽栅器件的阈值电压升高 ,亚阈斜率退化 ,漏极驱动能力减弱 ,器件短沟道效应的抑制更为有效 ,抗热载流子性能的提高较大 ,且器件的漏极驱动能力的退化要比改变结深小 .因此 ,改变槽深加大负结深更有利于器件性能的提高 . 相似文献
8.
基于能量输运模型对由凹槽深度改变引起的负结深的变化对深亚微米槽栅PMOSFET性能的影响进行了分析,对所得结果从器件内部物理机制上进行了讨论,最后与由漏源结深变化导致的负结深的改变对器件特性的影响进行了对比.研究结果表明随着负结深(凹槽深度)的增大,槽栅器件的阈值电压升高,亚阈斜率退化,漏极驱动能力减弱,器件短沟道效应的抑制更为有效,抗热载流子性能的提高较大,且器件的漏极驱动能力的退化要比改变结深小.因此,改变槽深加大负结深更有利于器件性能的提高. 相似文献
9.
基于流体动力学能量输运模型,利用二维仿真软件Medici对深亚微米槽栅PMOS器件的几何结构参数,如:沟道长度、凹槽拐角、凹槽深度和漏源结深导致的负结深对器件抗热载流子特性的影响进行了研究。并从器件内部物理机理上对研究结果进行了解释。研究发现,在深亚微米和超深亚微米区域,槽栅器件能够很好地抑制热载流子效应,且随着凹槽拐角、负结深的增大,器件的抗热载流子能力增强。这主要是因为这些结构参数影响了电场在槽栅MOS器件的分布和拐角效应,从而影响了载流子的运动并使器件的热载流子效应发生变化。 相似文献
10.
The degradation of device under GIDL (gate-induced drain leakage current) stress has been studied using LDD NMOSFETs with 1.4 nm gate oxides. Experimental result shows that the degradation of device parameters depends more strongly on Vd than on Vg. The characteristics of the GIDL current are used to analyze the damage generated during the stress. It is clearly found that the change of GIDL current before and after stress can be divided into two stages. The trapping of holes in the oxide is dominant in the first stage, but that of electrons in the oxide is dominant in the second stage. It is due to the common effects of edge direct tunneling and band-to-band tunneling. SILC(stress induced leakage current)in the NMOSFET decreases with increasing stress time under GIDL stress. The degradation characteristic of SILC also shows saturating time dependence. SILC is strongly dependent on the measured gate voltage. The higher the measured gate voltage, the less serious the degradation of the gate current. A likely mechanism is presented to explain the origin of SILC during GIDL stress. 相似文献