多晶硅加热法评价金属互连线电迁移寿命

采用一种新颖的方法——多晶硅加热法评价了金属连线的电迁移（EM）寿命．用该方法得到的结果与传统封装测试法得到的结果进行了对比，两者有相当好的一致性．同时，测试时间不到封装测试的1‰．说明多晶硅加热法是一种非常有效的EM评价方法．由于该方法是晶片级测试，而且测试时间非常短，所以采用这种方法可以实现对金属互连线质量的在线实时监控．     

多晶硅加热法评价金属互连线电迁移寿命

采用一种新颖的方法--多晶硅加热法评价了金属连线的电迁移(EM)寿命.用该方法得到的结果与传统封装测试法得到的结果进行了对比,两者有相当好的一致性.同时,测试时间不到封装测试的1‰.说明多晶硅加热法是一种非常有效的EM评价方法.由于该方法是晶片级测试,而且测试时间非常短,所以采用这种方法可以实现对金属互连线质量的在线实时监控.     

集成电路互连引线电迁移的研究进展

随着大规模集成电路的不断发展,电迁移引起的集成电路可靠性问题日益凸现.本文介绍了电迁移的基本理论,综述了集成电路互连引线电迁移的研究进展.研究表明,互连引线的尺寸、形状和微观组织结构对电迁移有重要影响;温度、电流密度、应力梯度、合金元素及工作电流模式等也对电迁移寿命有重要影响.同时指出了电迁移研究亟待解决的问题.     

集成电路中的抗电迁移研究

本文简要介绍了集成电路中电迁移的原理、失效模式、物理模型、各种因素对电迁移寿命的影响及电迁移的预防措施。     

高速数字集成电路互连线的时域分析

本文首次把波形松驰迭代法和拉普拉斯数值变换相结合,提出了一种分析具有线性终端的耦合互连传输线的新方法。与其它方法相比,这种方法分析简单,计算量小,适用范围广,更加可靠和有效。     

高速集成电路芯片内互连线的计算机辅助分析

分析了高速集成电路芯片内互连线的时域特性。首先营运全波方法提取互连线的频变等效电路参数。在此基础上运用数值反拉普拉斯变换（ＮＩＬＴ）法分析互连电路的时域响应。在分析过程中,提出或运用了一些提出精度或效率的技术和方法。分析结果表明,该方法很适合高速集成电路芯片内至连线的计算机辅助分析。     

金属互连线电迁移过程中的高温蠕变行为研究

基于ABAQUS有限元分析软件,对金属互连线的蠕变行为进行了研究,获取了高温下的蠕变应力分布云图,并分析了不同温度、不同升温速率等参数对铝硅合金互连线蠕变行为的影响规律。结果表明:在温度载荷作用下,铝硅合金互连线的蠕变应力在互连线狭窄部位即尺寸突变的部位,呈现明显的应力集中现象;随着温度载荷的升高,互连线内部的蠕变应力值逐渐增大,且二者之间的关系近似为一条直线;在其他条件均相同的情况下,升温速率越快,互连线内部应力达到最大值所用的时间就越短,导致互连线承受高应力值的时间就越长,从而会加速部件的失效。     

互连铝通孔电迁移特征及其可靠性研究

研究了超大规模集成电路铝互连系统中铝通孔的电迁移失效机理及其可靠性寿命评价技术.试验采用CMOS和BiCMOS两种工艺各3组的铝通孔样品,分别在三个温度、恒定电流的加速条件下试验,以通孔开路为电迁移失效判据,最后得到了在加速条件下互连铝通孔的电迁移寿命,其结果符合标准的威布尔分布,试验准确可行.通过电迁移模型对试验数据进行了拟合,得到了激活能、电流加速因子和温度加速因子,计算出了正常工作条件下通孔电迁移的寿命,完成了对铝通孔电迁移的研究和寿命评价.     

集成电路铜互连线及相关问题的研究

论述了Cu作为互连金属的优点、面临的主要问题及解决方案,介绍了制备Cu互连线的双镶嵌工艺及相关工艺问题,讨论了Cu阻挡层材料的作用及选取原则,对低k材料的研究的进展情况也了简要的介绍。     

具有冗余设计的铜互连线电迁移可靠性评估

铜互连的电迁移可靠性与晶粒结构、几何结构、制造工艺以及介质材料等因素有着密切的关系。分别试制了末端有一定延伸的互连线冗余结构设计的样品,以及无冗余结构的互连线样品,并对样品进行了失效加速测试。测试结果显示,采用冗余结构设计的互连线失效时间更长,具有更好的抗电迁移可靠性。对冗余结构的失效模式进行了讨论,并结合互连线的制造工艺,指出采用冗余结构设计的互连线可以在有效改善互连线的电迁移特性,而且不会引入其他影响可靠性的因素,是一种有效提高铜互连电迁移可靠性的方法。     

电路板电气网络互连测试方法的研究

文章分析了现有的电气网络互连故障的并行测试方法,指出它们在故障诊断上的局限性,提出了评价测试向量及其生成算法的系统化方法,运用该方法对现有的并行测试生成算法进行了深入分析。给出的自适应算法,既可对互连故障进行快速检测,又能准确定位。     

集成电路标准规范中的LTPD抽样浅析

介绍了集成电路失效率抽样检查的基础理论,论述集成电路标准规范中最常用的LTPD方案,并对LTPD抽样方案中的抽样样本大小进行了计算。     

CTA8280集成电路测试系统的研究应用

集成电路测试系统对测试精度、测试速度、测试功能等方面提出了越来越高的要求,测试系统并行测试和乒乓测试结合可以更好地利用现有的硬件资源,最大限度地提高系统的测试效率,降低测试成本。针对CTA8280测试系统结构、关键技术、应用案例进行分析介绍。     

手机用TFT-LCD驱动控制芯片的测试电路结构设计

文章从分析手机用TFT-LCD驱动控制芯片的测试需求和芯片结构出发，提出了一种针对该芯片的测试电路结构设计方案。该方案采用多条扫描链对芯片内的多个异构的模块进行隔离，保证了各个模块有较高的测试独立性。考虑到内置SRAM的特殊性，采用边界扫描方式进行测试，提高了测试的灵活性，减少了测试电路的面积。电平敏化扫描链的引入．大大提高了Source Driver测试的可控制性。该方案支持手机用TFT-LCD驱动控制芯片的常规以及特殊项目的测试。     

IC封装、测试行业的文件编制标准

在查阅、处理IC(集成电路)封装、测试行业相关文件、资料的过程中,发现该行业的文件编制标准很不统一:不同的公司使用不同的标准,同一公司的文件编制也往往使用不同的规则。这给该行业的文件使用者在查找和审核带来很大困扰。编制一份正式受控的技术类型的文件不应只考虑内容,还需附含文件名称、文件编号、文件版号等等.这样才能作为追溯和判别产品是否符合加工要求的依据。随便一段文字、一次谈话、一个邮件、一次电话、一个会议纪要往往不适合作为指导产品加工的文字依据。给出适合该行业文件编制规则的基本要求。其他行业的文件编制也可用作参考。     

集成电路芯片安全隐患检测技术

现代信息产业的基础是集成电路,集成电路的安全性决定了信息产业的安全,在集成电路芯片设计过程中考虑不周全或恶意植入不受使用方控制的程序或电路,是对现代信息产业安全的重大挑战.通过对集成电路芯片中安全漏洞的分析,提出了三种检测芯片安全隐患的方法:物理检测、电学检测和协议检测,认为采用物理检测和电学检测相结合的方式可以比较有效地检测出芯片的安全隐患,并对基于电流变化的电学检测技术进行了详细地论述.     

集成电路极性测试“微整机”研究与应用

集成电路极性测试一般指选择电路一个特定管脚进行电性能量测,快速判断电路放置是否反向、错位等,实现原理和集成电路开短路测试原理一致。目前集成电路极性测试多数依赖于功能强大、应用成熟的集成电路自动测试机(Automatic Test Equipment,ATE)实现,但是测试性价比没有任何竞争力。基于集成电路极性测试原理,采用纯硬件制作一款集成电路极性测试"微整机",在极性测试上达到与ATE同样的测试能力,并能和机械手(Handler)进行信息交互,实现自动化测试,具备简单、稳定、高效和极低成本的特点。     

Methods for automated detection of plagiarism in integrated-circuit layouts

Student projects have always been plagued by plagiarism. Integrated-circuit (IC) design courses are no exception. Since layout is considered the most laborious part of circuit design, it is common for students to reuse their colleagues? work with some minor modifications intended to make the cheating harder to detect. While software detecting plagiarism in text or computer code is commonly used these days, no counterpart exists for IC layouts. This paper proposes several criteria of IC-layout dissimilarity that can be used for computer-aided layout matching. A program based on these criteria is shown to successfully identify similar layouts in a pool of designs.     

智能型电缆测试系统的设计与实现

智能型电缆测试系统采用单片机和工控机相结合的方案实现了1536个测试点之间导通和绝缘关系的测试。详细说明了基于单片机的硬件电路设计原理和工程应用方案。经实际测试,电缆测试系统达到了设计要求,大幅度提高了测试的效率和准确性。     

考虑信号上升/下降时间的IC关键路径算法

关键路径问题是数字集成电路静态时序分析中最重要的问题之一。关键路径查找的基本拓扑算法由于没有考虑输入信号上升／下降时间(slew)，在实践中证明并不是完全正确的。文章提出了改进的算法，保证了关键路径查找在考虑信号slew以后的正确性。该算法具有很强的实用性，对从基本拓扑算法发展而来的其他关键路径查找算法也有重要的参考价值。