共查询到20条相似文献,搜索用时 796 毫秒
1.
一种模数转换器的采样保持/增益减法电路设计 总被引:3,自引:3,他引:0
文章介绍了一种适用于算法型流水线模数转换器(Pipeline ADC)的CMOS全差分采样保持/减法增益电路的设计。该电路的工作电压为3V,在70MHz的采样频率下可达到10位以上的精度:调节型共源共栅运算放大器可在不增加更多的级联器件的情况下就可以获得很高的增益及很大的输出阻抗:专为算法型模数转换器设计的采样保持/增益减法电路通过时序控制可实现校准状态和正常转换状态的转换:通过底极板采样技术和虚拟器件有效地消除了电荷注入及时钟馈通。最后用HSPICE仿真,证明其适用于10bit及以上精度的算法型流水线模数转换器。 相似文献
2.
3.
用于巨磁阻生物传感器检测的模拟前端电路 总被引:1,自引:0,他引:1
提出一种用于巨磁阻(GMR)生物传感器检测的模拟前端电路。电路采用电压检测的方法,包括基准电压源,单位增益缓冲器,电荷转移型开关电容采样保持电路,流水线模数转换器四部分;基准电压源用于产生传感器阵列的片内激励电压;传感器阵列的检测输出电压经单位增益缓冲器后,由开关电容采样保持电路进行采样,保持,放大;最后经过流水线模数转换器输出数字码流;芯片采用SMIC 0.18μm 1P6M CMOS厚栅氧工艺实现。测试结果表明,在电源电压3.3 V,20 MHz时钟下测试,整体电路输出信号有效精度达到7.2 bit,功耗33 mW,满足GMR生物传感器的检测要求。 相似文献
4.
介绍了一种用于12 bit,20 MS/s流水线模数转换器前端的高性能采样/保持电路。该电路采用全差分结构、底极板采样来消除电荷注入和时钟馈通误差。采用栅压自举开关,并通过对电路中的开关进行组合优化,极大地提高了电路的线性性能。同时,运算放大器采用折叠式增益增强结构,以获得较高的增益和带宽。采用CSMC公司的0.5μm CMOS工艺库,对电路进行了仿真和流片。结果表明,在5 V电源电压下,采样频率为20 MHz,采样精度可达到0.012%,在输入信号为奈奎斯特频率时,无杂散动态范围(SFDR)为76 dB。 相似文献
5.
6.
设计了一种应用于12 bit 250 MS/s采样频率的流水线模数转换器(ADC)的运算放大器电路.该电路采用全差分两级结构以达到足够的增益和信号摆幅;采用一种改进的频率米勒补偿方法实现次极点的“外推”,减小了第二级支路所需的电流,并达到了更大的单位增益带宽.该电路运用于一种12 bit 250 MS/s流水线ADC的各级余量增益放大器(MDAC),并采用0.18 μm 1P5M 1.8 V CMOS工艺实现.测试结果表明,该ADC电路在全速采样条件下对于20 MHz的输入信号得到的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,整个ADC电路的功耗为320 mW. 相似文献
7.
采用每级1.5 bit和每级2.5 bit相结合的方法设计了一种10位50 MHz流水线模数转换器。通过采用自举开关和增益自举技术的折叠式共源共栅运算放大器,保证了采样保持电路和级电路的性能。该电路采用华润上华(CSMC)0.5μm 5 V CMOS工艺进行版图设计和流片验证,芯片面积为5.5 mm2。测试结果表明:该模数转换器在采样频率为50 MHz,输入信号频率为30 kHz时,信号加谐波失真比(SNDR)为56.5 dB,无杂散动态范围(SFDR)为73.9 dB。输入频率为20 MHz时,信号加谐波失真比为52.1 dB,无杂散动态范围为65.7 dB。 相似文献
8.
介绍了一种应用于12位、10MS/s流水线模数转换器前端的高性能采样保持(SH)电路的设计。该电路采用全差分电容翻转型结构及下极板采样技术,有效地减少噪声、功耗及电荷注入误差。采用一种改进的栅源电压恒定的自举开关,极大地减小电路的非线性失真。运算放大器为增益增强型折叠式共源共栅结构,能得到较高的带宽和直流增益。该采样保... 相似文献
9.
10.
超过100dB SFDR的1.2V14位20M采样保持放大器 总被引:3,自引:2,他引:1
设计了适用于14位20M流水线型模数转换器的采样保持电路.该电路采用了伪差分嵌套增益增强CMOS运算放大器,该运放的增益在各个corner及温度下都高于130dB,从而保证了采样保持电路的精度.在TSMC 0.13μm CMOS工艺下,仿真结果显示,该采样保持电路能够达到高于100dB的SFDR,完全满足14位的精度要求. 相似文献
11.
12.
近年来,随着我国社会主义市场经济,工业科技水平不断得到发展,低压电动机电路设计也得到了空前的发展,低压电动机电路设计已经广泛应用于各种行业。本文对低压电动机电路设计原理进行了阐释,针对现阶段我国低压电动机电路设计的现状以及存在的问题,提出了几点有效的措施,并对低压电动机电路设计未来发展的方向进行了分析。 相似文献
13.
14.
对于电子电路的设计和调试,应该坚持理论实践相结合的原则,确保电路设计的科学性,并且经过全面的调试确保电路更加完善。对于电子电路的各种器件来说,如果电路设计质量较差或者存在问题,就会导致电路安装完成后效果不尽如人意,并且在工作中也会出现各种误差,例如电阻误差、参数误差等,因此在电路设计和安装完成后必须进行调试,解决出现的问题,改正存在的缺陷,才能确保电子器件满足使用需求。 相似文献
15.
In this paper, a new design of adiabatic circuit, called the quasi-static efficient charge recovery logic (QSECRL) is proposed.
To achieve minimum energy consumption, this paper proposes a technique to reduce channel resistance and remove diodes from
the signal path. This design method can be implemented in both combination logic and sequential logic. The counter circuit
and the 8-bit carry look-ahead (CLA) circuit, a more complex circuit, are selected to evaluate this proposed design. All simulations
in this paper have been implemented by SPICE with the 0.8 μm MOSIS technology MOS transistor model under 2-volt (peak-peak)
sinusoidal power-clock supply. The results show significantly improved performance of the 8-bit CLA circuit with 20–30 fJ
and 70 fJ energy consumption at 10–100 MHz and 500 MHz operating frequency, respectively. 相似文献
16.
PSPICE软件在求解电路习题中的应用 总被引:1,自引:0,他引:1
广泛应用在微电子集成电路设计中的仿真软件PSPICE,它也可以应用在电路分析课程教学中,本文通过实例说明该软件在直线电路、一阶、二阶电路过渡过程和交流稳态电路中的应用。 相似文献
17.
叙述了一种新型TTL非门电路的设计思路,电路工作原理和调试实验,人析了其集成的可行性,说明了新电路如何克服现有的TTL非门电路自身的弱点,使其工作更加稳定可靠,这种新型TTL门电路的应用提高了数字逻辑电路工作的稳定性。 相似文献
18.
ERA系列单片集成放大器采用异质结双极晶体管工艺制作,在DC~10GHz的宽带频率范围内,具有信号增益高、增益平坦度好、输出功率和动态范围大、三阶互调小、噪声系数较小的特点。本文主要介绍其内部电路结构、特点及有关应用。 相似文献
19.
文中讲述了PAL/SECAM双制解码电路设计时考虑的要点。结合整机给出了实用的接口电路,以及一些必要的数据参数。 相似文献