IEC61000-4-2标准试验平台的局限性分析及其完善的探讨

为解决国际标准IEC 61000-4-2规定的静电放电(ESD)抗扰度试验平台存在的局限性,通过分析ESD模拟器开关动作、ESD电流及其导数、ESD辐射场、试验结果的判定准则和试验方法的不完善规范对ESD抗扰度试验的影响,探讨了IEC标准试验平台问题存在的原因.研究发现,ESD模拟器开关动作对试验结果会产生很大影响,其...     

空气式静电放电抗扰度试验方法

静电放电(electrostatic discharge,ESD)抗扰度试验作为电磁兼容(EMC)试验的一项重要内容,其执行标准IEC 61000-4-2还存在诸多问题,尤其是空气式ESD的重复性问题。为此,基于动能-势能转换原理,采用导轨带动电极运动结构和步进电机装置,用近似单摆结构的试验方法,设计和研制了2种新的ESD抗扰度试验平台,实现了空气式ESD抗扰度试验中对放电电极接近速度的准确控制。利用这2种ESD抗扰度试验平台对空气式ESD的重复性进行了研究。试验结果表明,ESD参数如放电电流峰值、接近速度和放电电压具有很好的规律性,并且在一定的放电电压和接近速度下,空气式ESD也可以具有较好的重复性。在相同放电电压和接近速度下,利用第2种ESD抗扰度试验平台得到的放电电流峰值和上升时间的变异系数均小于利用第1种ESD抗扰度试验平台得到的放电电流峰值和上升时间的变异系数,因此第2种单摆式ESD抗扰度试验平台的重复性要好于第1种ESD抗扰度试验平台的重复性。     

组合波发生器的设计

为了对气体绝缘变电站站(GIS)二次电子设备进行冲击电压抗扰度试验。按照IEC610000-4-5/GB17626.5的要求,应用MULTISIM仿真组合波发生器回路中各元件的参数值。用拉普拉斯变换用MATLAB求解二阶电路微分方程验证了得到的各元件参数。研制了一台以三电极场畸变开关作为主控开关的组合波发生器。实验结果表明设计的组合波发生器输出的开路电压波和短路电流波符合IEC/GB的要求,可以作为冲击电压抗扰度试验的模拟信号发生器。     

静电放电抗扰度试验中放电电压对放电参数的影响

针对静电放电(electrostatic discharge,ESD)抗扰度测试中存在的重复性问题,利用建立的ESD模拟测试系统,试验研究了接触式静电放电和非接触式静电放电(又称空气式静电放电)这2种放电模式下的放电参数,比如放电电流、上升时间、半圆环天线上的耦合电压等随放电电压的变化关系。结果表明:接触式静电放电模式下,放电参数与放电电压呈现很好的线性关系,放电参数随着放电电压的增大而呈现增大趋势,基于这种线性关系建立了ESD模拟器的严酷度模型;非接触式静电放电模式下,放电参数与放电电压关系复杂,当放电电压较低时,放电电流和耦合电压随着放电电压的增大而呈现增大趋势,上升时间最初基本保持不变,随后也呈现增大趋势,当放电电压增大到一定值时,随着放电电压的进一步增大,放电参数呈现下降趋势。上述结果说明,放电电压在静电放电抗扰度试验中起着重要作用,在进行电子设备的静电放电抗扰度试验时,既要注重放电模式的选择,又要注重所选放电模式下放电电压的使用范围。     

静电放电辐射场模拟及干扰预测

为了深入研究静电放电(ESD)过程及其辐射场情况,解决实验测量数据重复性差、近场辐射场特性难以观测等问题。通过电磁仿真与实验相结合的方法建立ESD模拟器3维电磁模型,验证分析对水平耦合板放电的辐射场特性和受试设备(EUT)的耦合电压特性。研究发现:对水平耦合板放电的辐射场在放电点有最大电场强度,且电场强度随着与放电点距离的增加而呈现先快后慢的衰减。3维电磁仿真结果表明:ESD辐射场主要通过EUT壳体表面的缝隙和接口耦合到设备内部,耦合电压与测试结果一致。因此在电子设备设计阶段可利用该3维电磁模型对其内部抗扰度进行验证,从而降低电子设备抗干扰研发成本,提高设备ESD抗扰度测试过关率。     

空气式静电放电的实验分析

针对国际电工委员会标准IEC 61000-4-2静电放电抗扰度试验方法存在的问题,对空气式静电放电进行实验研究.利用新型静电放电(ESD)模拟测试系统,在较宽范围的电压电平下,用数字存储示波器对放电电流的上升时间、峰值、自制金属半圆环天线上的耦合电压峰一峰值进行测量.测量结果的分析表明:不同空气湿度下的ESD特性存在着...     

智能电网电力集中器静电放电抗扰度机理及防护方法

针对智能电网中电力集中器等电子设备产生的静电放电(ESD)抗扰度问题,分别利用电路理论和Wilson偶极子模型分析了静电感应产生的高电压、大电流以及辐射电磁场,建立了非金属绝缘外壳系统、无接地系统和敏感器件模型.提出了基于ESD地和电磁屏蔽的静电放电防护方法,即通过ESD地与大地之间的分布电容泄放高电压、大电流,利用E...     

静电放电电磁场的特性及分布规律

现行的静电放电(ESD)抗扰度测试标准IEC 61000-4-2只规定了放电电流的波形,没有对实验平台上的辐射场进行说明,经常会出现实验结果不一致的情况。为解决静电放电抗扰度实验重复性差的问题,选取3种不同厂商生产的符合IEC标准规定的静电放电模拟器进行实验,并在不同位置测量放电过程中产生的磁场和电场。实验结果表明:在严格控制实验条件的情况下,模拟器的重复性可以得到保证。距离放电点较近处,不同品牌模拟器产生的电磁场一致性较差,但随着测试距离的增大差异逐渐减小。抗扰度实验平台上磁场强度随着测试距离的增加单调减少,而电场强度先减小,在靠近金属板边缘处反而增大。此外,电场和磁场均在距放电点20cm区域内变化剧烈,40cm以外区域内变化缓慢。所以,新的静电放电抗扰度测试标准应该规范放电过程中的电磁场,适当增大放电点和受试设备间的距离可提高抗扰度实验结果的一致性,并通过提高放电电压来保证测试的严酷等级。     

固定间隙的空气式静电放电

为更好地研究空气式静电放电,利用新型ESD模拟测试系统研究了固定间隙的空气式静电放电特性。在较宽范围的电压电平下,用数字存储示波器测量放电电流的上升时间、峰值、自制金属半圆环上的耦合电压峰-峰值,并记录了放电电流和耦合电压的波形。分析测量结果及其与放电电压和放电间隙之间的变化关系,可知在一定的间隙间距上,放电电流随着放电电压的增大而增大,高压放电也能产生上升沿比较陡的电流脉冲;在一定的放电电压下,存在着一个放电间隙间距使得放电电流峰值最大或耦合电压最大;不同电压下的频谱分布和能量分布不一样。     

智能变电站二次设备对开关瞬态的电磁兼容抗扰度要求分析

智能变电站合并单元、智能终端等二次设备位于开关场,容易受到开关操作产生的瞬态电磁骚扰影响,为保障二次系统可靠运行,需要建立符合工程实际的电磁兼容考核要求。为此通过研制瞬态电磁骚扰测量系统,对多个不同电压等级的智能变电站进行现场实测,得到开关操作引起的二次设备端口的电磁骚扰特性。试验结果表明:开关操作时二次设备端口共模、差模骚扰以及空间磁场波形均为阻尼振荡波,其中隔离开关操作引起的最大共模骚扰幅值接近2 kV,主频20 MHz。建议根据IEC 61000-4-18标准进行阻尼振荡波抗扰度试验,试验等级≥3级;根据IEC 61000-4-12标准进行阻尼振荡磁场抗扰度试验,试验等级≥5级,另增加3、10、30 MHz振荡频率的阻尼振荡磁场试验。     

一种新型ESD电压发生器的设计与调试

针对静电放电(Electro-static Discharge.简称ESD)对芯片造成损伤的现象,研究了静电放电发生的过程及产生的原因.首先阐述了几种常见的模拟静电放电过程的模型,然后利用彩色电视机的一体式行回扫变压器作为直流高压源、串联SCR作为高压开关,设计并制作出符合IEEE Std C62,38-1994标准的ESD人体模型实验发生仪器,并对ESD人体放电模型中的body/finger模型进行了实验模拟.最后给出放电电压为4kV时测量的ESD电流脉冲波形,并与理想放电波形进行对比,其结果验证了该方案的可行性和易操作性.     

ESD辐射场的计算及对传输线的耦合研究

为分析静电放电的辐射场及其对传输线与负载终端的影响,采用了一种基于脉冲函数的静电放电电流波形解析表达式计算了静电放电电磁脉冲辐射场并给出了近场和远场波形。结果表明放电电场包括由初始电荷引起的静电场和由放电电流引起的辐射场,在放电电极附近,静电场远大于辐射场,但静电场随空间距离衰减得很快,在远区场主要由放电电流引起的辐射场。利用传输线理论建立静电放电场对电长导线的耦合计算模型得出了静电放电辐射场在线上的感应电压和感应电流计算方程。     

Avalanche Breakdown Delay in High-Voltage p-n Junctions Caused by Pre-Pulse Voltage From IEC 61000-4-2 ESD Generators

Electrostatic-discharge (ESD) tests with IEC 61000-4-2 generators are often performed at component level but are known to suffer from poor reproducibility. In this paper, it is shown that IEC 61000-4-2 generators can charge the tested device to several tens of volts before the actual ESD pulse is applied. This pre-pulse voltage (PPV) can lead to delayed avalanche breakdown (BD) initiation in silicon junctions. The origin of the BD delay is the emptying of deep trap states within the space-charge region, which lowers the contribution to the generation current due to carrier emission from the deep states. The BD delay is critical for ESD protection devices and can also lead to a dramatic reduction of the snapback trigger current in DMOS transistors. However, transient gate turn-on of the DMOS transistor eliminates the BD delay and can thus increase the ESD robustness. It is shown that the PPV varies strongly between commercial IEC generators, and it is proposed that this could be one of the main reasons for the poor reproducibility of IEC tests. A newly proposed method to deliver an IEC 61000-4-2-shaped pulse through a 50- $Omega$ transmission line is investigated with respect to the correlation with real IEC generators. It is shown that PPV-related issues are not addressed by this method, unless an additional bias voltage is applied during the test. It is also demonstrated that PPV is existent in real-world IEC discharges and must not be neglected for component qualification.      

Active ESD Protection Design for Interface Circuits Between Separated Power Domains Against Cross-Power-Domain ESD Stresses

Several complex electrostatic discharge (ESD) failure mechanisms have been found in the interface circuits of an IC product with multiple separated power domains. In this case, the machine-model (MM) ESD robustness cannot achieve 150 V in this IC product with separated power domains, although it can pass the 2-kV human-body-model (HBM) ESD test. The negative-to-VDD (ND) mode MM ESD currents were discharged by circuitous current paths through interface circuits to cause the gate oxide damage, the junction filament, and the contact destruction of the internal transistors. The detailed discharging paths of ND-mode ESD failures were analyzed in this paper. In addition, some ESD protection designs have been illustrated and reviewed to further comprehend the protection strategies for cross-power-domain ESD events. Moreover, one new active ESD protection design for the interface circuits between separated power domains has been proposed and successfully verified in a 0.13- $muhbox{m}$ CMOS technology. The HBM and MM ESD robustness of the separated-power-domain interface circuits with the proposed active ESD protection design can achieve over 4 kV and 400 V, respectively.      

聚合物ESD抑制器抑制特性的测试方法

为了消除静电放电时产生的辐射场对静电放电抑制器测试结果的影响,基于法拉第笼的屏蔽效应、依据国际电工委员会IEC61000-4-2标准和国军标GJB911-1990,利用静电放电模拟器和静电放电电流波形测试装置等设备,测试了某型号聚合物静电放电抑制器的抑制特性。测试结果表明,采用IEC61000-4-2标准规定的电流靶结合法拉第笼的方法,测试静电放电时通过抑制器的电流,能够保证电流波形不失真;而加在抑制器两端的电压,须使用有效带宽足够宽的电压探头配合示波器来测量,同时应尽可能消除静电放电时产生的辐射场对电压探头的影响。     

静电防护测量仪器综述

静电防护测量仪器是依据静电防护标准中的技术指标要求设计的.本文分析了静电防护被测对象的技术要求和特点,以及它们所依据的技术标准,总结归纳了静电防护领域常用的测量仪器,按照被测参量分为:电阻、静电电压、静电电荷量以及静电放电屏蔽等测量仪器,列举了典型仪器的测量原理、特点,以及各类仪器的发展趋势.     

ESD电流的解析表达式与数值解

分析IEC6100042静电放电(ESD)电流波形典型拟合解析表达式表明,这种由有限点拟合曲线的纯数学方式存在拟合的多样性,无可依据的物理基础。因而根据ESD物理特性提出了一种通过数值计算等效电路模型获得ESD电流数值解的方法,由该方法算出的电流峰值、上升时间、i30ns、i60ns等关键参数与IEC610042电流波形参数的相对误差的最大值均<1.6‰,为ESD辐射电磁场研究提供了有效的手段。     

静电放电试验中示波器的选择与使用

介绍了数字示波器测量带宽及采样速率方面的有关知识,分析了示波器对静电放电试验中上升时间测量的影响,提出了解决的具体措施,对其它领域快速非重复信号的测量有一定的指导意义。     

Effect of Charge Injection Due to ESD on the Operation of MEMS

The relative effect of charge injection due to human-body model electrostatic discharge (ESD) on the operation of capacitive microelectromechanical systems (MEMS) structures is studied. The influence on the operating characteristics as a function of feature size is analyzed; for small gaps (< 5 mum), the modified Paschen's law applies. A force factor is introduced to compare forces due to the control voltage and trapped charge due to ESD or triboelectrification and assess possible failure due to stiction. The results show that the relative effect of injected charge due to ESD increases inversely as the square of the gap separation for floating targets and inversely as the square of the plate area for grounded targets. For comparison purposes, the relative effect of charge injection due to triboelectrification is shown to be independent of device scaling. An electric-field model for the air gap and dielectric layer is introduced to assess the reliability of MEMS due to trapped charge in the dielectric.