共查询到19条相似文献,搜索用时 203 毫秒
1.
WCDMA协议栈中的无线链路控制(RLC)层是负责数据传输控制的协议层。文章分析了RLC层的工作机制,基于Microsoft WindowsCE.Net嵌入式操作系统完成了RLC层协议栈的设计,并按模块实现了RLC协议栈的部分功能。 相似文献
2.
分析了基金会现场总线数据链路层协议,基于NucleusPlus嵌入式操作系统,完成了自主版权的软件开发,与应用层和用户层模块集成,完成了自主知识产权的通信栈软件的开发,并在实验室利用一致性测试台完成了一致性测试,符合协议规范,整个协议栈软件包支持基本设备和链路主设备。 相似文献
3.
分析了基金会现场总线数据链路层协议,基于NucleusPlus嵌入式操作系统,完成了自主版权的软件开发,与应用层和用户层模块集成,完成了自主知识产权的通信栈软件的开发,并在实验室利用一致性测试台完成了一致性测试,符合协议规范,整个协议栈软件包支持基本设备和链路主设备. 相似文献
4.
针对基于FPGA的嵌入式系统中软件网络协议栈需要内置CPU的不足,阐述了采用全硬件方式实现网络协议栈的必要性,并提出了适合的网络通信协议栈裁剪方案.该协议栈包含精简的UDP、IP、以及MAC层驱动,可完成常规的网络通信.协议栈完全采用硬件描述语言编写,并在FPGA中实现.实验结果表明,该协议栈只占用2K逻辑资源,能以100Mbps的速率在FPGA与PC之间进行数据传输,为基于FPGA的系统调试及运行提供了一种简易的高速通信手段. 相似文献
5.
6.
7.
8.
1553B总线在军事领域应用非常广泛,目前针对1553B总线设备的检测系统并不能完全满足实际应用需求。为使计算机与1553B总线设备的数据通信更加方便,提高总线设备检测效率,基于ARM和FPGA设计了一种1553B总线设备检测系统。首先给出了系统的总体设计框架,详细介绍了硬件设计和软件设计方法。设计时采用了模块化的方法,对ARM模块、FPGA模块及接口连接部分进行分别设计。ARM模块实现了USB和以太网双接口。用FPGA设计1553B协议IP核采用自顶向下的方法。同时,也对外围电路和电源模块进行了优化设计。完成设计后进行了仿真验证,结果表明设计实现了接收与发送功能,符合设计要求。最后,在电路板上进行了实际调试,测试取得了良好的效果,能够满足实际应用要求。 相似文献
9.
为了在不改变原有网络结构的情况下,将现场总线控制系统改造为基于以太网的分布式控制系统,研发了基于ARM体系结构的STR912FW44嵌入式微控制器的低成本嵌入式CAN-Ethernet网关。STR912FW44采用ARM966E-STM内核,集成了以太网控制器和CAN总线控制器。该嵌入式CAN-Ethernet网关采用嵌入式TCP/IP协议栈与以太网中的设备进行通信,并利用STR912FW44集成的CAN控制器与CAN总线上的终端进行通信。在通信过程中,STR912FW44进行TCP/IP协议和CAN协议之间的转换。经现场验证,该网关较好地完成了两种网络之间的协议转换和数据通信。 相似文献
10.
11.
以Zynq芯片为基础,采用软硬件协同设计的方法设计并实现整个系统。Zynq芯片内部采用ARM+FPGA的异构架构,既具备ARM处理器的灵活性,又拥有FPGA并行处理的能力。本系统的设计充分发挥了Zynq芯片的优势,在软硬件划分上, 通过ARM处理器来实现图像的采集;图像角点及边缘检测用FPGA来完成,即通过硬件加速提升系统的整体性能。ARM处理器与FPGA通过AXI4总线进行数据交互,在Zynq上实现集图像采集、图像特征提取、图像显示为一体的片上系统。最终系统测试结果表明,采用硬件加速实现图像特征提取的相关算法比在ARM处理器软件上实现的算法的速度提高了6~8倍。 相似文献
12.
基于FPGA与ARM的多路时序控制系统设计与实现 总被引:1,自引:0,他引:1
介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。 相似文献
13.
本文设计实现了一种基于FPGA的并行传感器数据实时采集系统,可以高性能、低成本的实现多达64路串行总线并行工作的数据实时采集、监控。基于ARM和FPGA的设计框架,尤其是FPGA的模块化设计大大提升了系统的灵活度和实时性。同时软件接口设计上的创新,进一步提升了系统的处理性能。 相似文献
14.
15.
商品检索是电商行业智能化发展的一个重要的问题.本设计实现了基于ZYNQ和CNN模型的服装识别系统.利用TensorFlow训练自定义网络,定点化处理权重参数.利用ZYNQ器件的ARM+FPGA软硬件协同的特点搭建系统,使用ARM端OpenCV进行图像预处理,FPGA端CNN IP进行实时识别.ARM与FPGA之间实现了权重可重加载结构,无需修改FPGA硬件而实现在线升级.系统采用fashion-minist数据集作为网络训练样本,根据系统资源配置CNN IP的加速引擎的数量来提高卷积运算的并行性.实验表明,本系统针对电商平台下的图片能够实时准确识别和显示,准确率达92.39%.在100 MHz工作频率下,图像处理速度每帧可达到1.361 ms,功耗仅为0.53 W. 相似文献
16.
为了提高铁路机车中移频键控信号的测量精度,给出了一种利用FPGA和ARM处理器测量频率的方法。该方法在FPGA中利用量化时钟实时测量一组FSK信号周期长度,并将测量数据存储在FPGA内部设计的双口RAM中。FPGA通过设计的串口模块将测量数据送给ARM处理器,ARM处理器对产生测量误差的主要原因进行分析,并对上、下边频切换时产生的畸变数据进行处理,给出了时间间隔测量误差的分析和补偿方法。实验表明,该系统具有较好的抗扰动能力,能够满足一般工业现场测试速率和精度的要求。 相似文献
17.
由于遥感图像目标检测模型计算复杂度和内存需求的急剧增加,难以应用在小尺寸和低功耗的嵌入式平台上。针对上述问题,本文提出一种基于现场可编程门阵列(Field-Programmable Gate Array, FPGA)的软硬件协同加速框架,实现遥感图像目标检测模型的推理加速。首先,遵循Vitis AI加速方案对训练后的YOLOv3网络参数进行压缩、编译;其次,在FPGA端搭建包含深度学习处理单元(Deep-Learning Processing Unit, DPU)模块的底层硬件工程,并在ARM上编写DPU任务调度程序;最后,在Zynq SoC开发平台上实现FPGA的推理加速。实验结果表明,该框架在Xilinx-Zynq-MPSoC上的平均吞吐率为1.75 TOPs(26.8 fps),并且在DIOR数据集上的平均精度(mean Average Precision, mAP)为56.7%。 相似文献
18.
信号模拟系统在设备测试、数据处理等领域都有重要的意义;为了解决设备测试对多通道同步信号的需求,提出了一种基于ARM和FPGA的多通道信号模拟系统设计方法,主要介绍了以FPGA为核心的模拟输出控制模块,其中采用ARM进行多任务管理,用FPGA实现时序转换和控制,FPGA的控制逻辑采用VHDL和原理图相结合的方法设计,使用FPGA提高了系统性能并简化了外围电路设计,最后给出了模拟系统的实验结果,整个设计系统可模拟输出多路0.01Hz~40MHz的任意信号,说明了这种设计方案的有效性。 相似文献