双通道数字脉冲压缩的FPGA实现

脉冲压缩是雷达信号处理的重要组成部分,用FPGA实现硬件数字脉压是当前脉压技术的发展方向。阐述了一种基于FPGA的双通道数字脉冲压缩系统的原理,方案与具体实现技术,分析了其性能。工程实践表明,与传统的方法相比,该实现方法在通用性,实时性上都具有很强的优越性和推广应用前景。     

基于FPGA的数字脉冲压缩算法的设计与实现

介绍了雷达信号处理系统中脉冲压缩技术的现场可编程门阵列（FPGA ）实现方法,研究和分析了线性调频信号的脉冲压缩算法,结合研究目标和设计要求,设计了一种基于数据分段的脉冲压缩处理方法,通过SignalTap仿真证明了其有效性。     

基于FPGA的数字脉冲压缩技术

简述了脉冲压缩技术的原理以及APEX20KE系列FPGA的特点,给出了基于FPGA实现FFT的结构框图。在此基础上实现实时脉冲压缩的频域算法。该方法具有快速稳定、结构简单、性能价格比较高等特点。     

数字下变频与脉冲压缩系统的设计与实现

数字下变频与脉冲压缩一直是雷达信号处理中的关键技术之一。应用现场可编程门阵列(FPGA)的IP核技术,研究了一种基于FPGA的数字下变频与脉冲压缩系统的实时实现方法。首先提出了系统的整体结构,然后介绍了数字下变频模块、脉冲压缩模块及接口模块的设计方法。在单片FPGA上实现了对实际采集的中频Chirp信号进行8K点或2K点可变点数的数字下变频与脉冲压缩处理,通过与Matlab软件计算结果的对比,验证了FPGA实时计算的正确性。最后分析了系统的可实现性与实时性。     

单片数字脉冲压缩器的设计

数字脉冲压缩技术的优点已被普遍承认,制约其应用的一个主要问题是运算量大、设备复杂、成本高。本文针对雷达信号形式的特点,提出了一种基于FPGA器件的适用于中小压缩比情况的时域脉冲压缩器实现方案。     

通用高速复数乘法累加器(GA3806)的设计

本文讨论了通用高速复数乘法累加器(GA3806)的功能、特点以及器件设计的基本过程,最后给出了器件的典型应用。     

三通道高速数据采集与脉冲压缩系统的实现

介绍了一种三通道高速数据采集与脉冲压缩系统的研究与实现。系统使用AD13465实现14位32MSPS数据采集，使用FPGA实现1024点和256点可变点数脉冲压缩。脉压模块采用双蝶形运算单元并行处理，其中的基4蝶形运算单元可同时完成FFT、复乘和IFFT运算，使硬件的规模减少到正常情况下的1／3。系统采用块浮点算法以提高动态范围。脉压结果使用32位IEEE754／854浮点格式输出。整个芯片完成1024点和256点脉压时间最快分别为57．70μs和12．65μs。     

一种基于FPGA的频域脉冲压缩处理器的实现

针对某搜索雷达波束个数多、码型种类多的特点,设计了一种基于现场现场可编程门阵列(FPGA)的频域脉冲压缩处理模块.其中的快速傅里叶变换(FFT)/逆快速傅里叶变换(IFFT)使用流结构,同时为了减少量化误差的影响,FFT采用块浮点运算.模块使用外部双倍速率(DDR)同步动态随机存储器(SDRAM)缓存脉压前的数字波束形成(DBF)数据、脉冲压缩系数.文章还对正斜率和负斜率调频信号所对应脉压系数的关系进行了推导,结果使得脉压系数的存储空间减少了一半.     

一种脉冲间隔编码的实现方法

脉冲编码主要有重频编码、周期编码、脉冲间隔编码(PCM编码)及伪随机码4种码型样式,各种脉冲编码中脉冲间隔编码的应用最为广泛。文中以基础频率为5～50 Hz、1～12 bits可变码位的脉冲间隔编码为研究对象,对脉冲间隔编码的特点及生成机理进行分析,并通过实际的硬件、软件设计讨论其实现方法,最终给出几种脉冲间隔编码的输出结果。     

拉曼自频移全光量化中的全光纤脉冲宽度压缩器的设计

通过数值求解广义非线性薛定谔方程,研究了由高非线性光纤分别与3M-FS-PM-7811光纤和SMF-28光纤串联构成的全光纤脉冲宽度压缩器在压缩波长为1550nm的红外光脉冲宽度方面的性能.计算结果表明:采用3M-FS-PM-7811光纤的脉冲宽度压缩器所需要的入射功率小,而采用SMF-28光纤的脉冲宽度压缩器输出的脉冲基座小;两种全光纤脉冲宽度压缩器均能将脉冲宽度为2ps的高斯输入脉冲压缩到200fs～300fs.     

基于FPGA的数字脉冲压缩系统实现

针对采用线性调频信号的宽带雷达系统,完成单通道高速数据采集和数字脉冲压缩系统的工程实现。系统使用ADS5500完成14位6、0 MSPS的数据采集,使用FPGA实现1 024点的数字脉冲压缩。脉冲压缩模块采用快速傅里叶变换IP核进行设计,可以在脉冲压缩的不同阶段对其进行复用,分别完成FFT和IFFT运算,从而使硬件规模大大减少。系统采用块浮点数据格式以提高动态范围,同时减小截断（或舍入）误差对输出信噪比的影响。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

基于SHARC数字脉压系统的设计与实现

详细介绍了采用两片浮点DSP ADSP21062实现某舰载雷达所需要完成的舰速补偿、反异步干扰和脉冲压缩的系统研制。通过采用分段匹配滤波的方法，极大地节约了时间和空间。与完成同样功能采用单片TMS320C6701的设计相比，本设计具有外围电路简单、系统调试容易等优点。     

数字信号处理器（DSP）在脉冲压缩中的应用研究

讨论数字信号处理器在雷达脉冲压技术中的应用。在分析雷达数字脉冲压缩技术的基础上,分别给出通用ＤＳＰ和专用ＤＳＰ实现脉冲压缩系统的方案。讨论这两种方案中ＤＳＰ的应用结构及其优缺点,并给出脉压系统选用ＤＳＰ的依据,并介绍目前可以应用于雷达冲压压缩系统的通用及专用ＤＳＰ芯片。     

基于FPGA的参数化时域脉冲压缩IP核的设计

数字脉冲压缩技术在现代雷达中已得到广泛应用,但不同雷达的参数各不相同,脉压处理电路也各不相同,因而使脉压电路的通用性甚差。该文介绍了一种基于现场可编程门阵列（FPGA）的参数化时域脉;中压缩IP核的设计方法。用该方法设计的脉冲压缩IP核通过参数化方式．使电路能适应脉冲压缩工作模式数、最大处理点数、输入数据率、数据／系数的宽度、乘法器流水级数及各种工作模式的对称性的改变,从而使脉压电路的通用性大为增强。     

基于多台阶反射光栅的飞秒脉冲压缩装置

反射式光栅对是一种具有负色散性质的器件,可用于飞秒激光脉冲的压缩和展宽,具有无材料色散的优点。给出了一种基于多台阶反射光栅的脉冲压缩装置。该装置为倍密度光栅结构,由两个周期分别为40μm和20μm的四台阶反射式光栅组成。实验得到的衍射效率可以达到70%以上,输入脉冲经过两个光栅的衍射后会按原路返回,从而达到色散补偿的效果。利用此压缩装置,脉冲宽度为66.8 fs的输入脉冲压缩至接近傅里叶变换极限脉冲,即46.6 fs,由此证明只要多台阶光栅效率足够高,此装置就有可能成为不同于棱镜对进行飞秒脉冲腔内和腔外压缩的另一种途径。