基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

一种基于DDS的S波段频率源设计

基于正交调制上变频原理 ,采用AD8346正交调制芯片和DDS芯片AD985 4 ,给出了一种基于DDS的S波段频率源设计方案     

基于DDS的RFID频率合成器设计

随着相关技术的不断完善和成熟,RFID 产业将成为一个新兴的高技术产业群,成为国民经济新的增长点.该文根据EPCglobalTM Class 1 Generation 2标准中有关RFID跳频频率的规定,结合RFID射频前端的开发要求,设计出一款新型的RFID频率合成器.频率合成器以Analog Devices Inc公司的时钟集成电路AD9540(内含DDS模块)为核心,通过单片机AT89C51加以配置及控制.输出的DDS跳频信号与800 MHz信号混频得到射频前端所需的832～858 MHz跳频信号,通过滤波及放大最终输出.实验证明,基于DDS的跳频速度快,频率精确度高,各方面性能指标符合标准要求.     

微波频段DDS＋PLL方案频率合成技术研究

从工程设计的角度出发,论述了ＤＤＳ插入ＰＬＬ组合方案的设计原则,并给出了一种ＤＤＳ播入ＰＬＬ方案的实例。     

频率合成器的设计

频率合成器是应用于无线电接收设备中的工作单元,文中介绍了几种频率合成器的原理和工作方式,并对锁相环频率合成法、直接数字频率合成法进行了详细的理论推导,其详实的理论推导公式对频率合成器的设计具有一定的参考价值.     

DDS激励PLL频率合成器的设计与实现

介绍了DDS(直接数字式频率合成器)激励PLL(锁相环)频率合成器的主要设计过程和设计参数.它的硬件设计是由控制器部分、DDS部分和锁相环路部分三部分的设计组成.跳频序列选择m序列,将之写入到DDS的PIR(相位增量寄存器)中,完成软件控制DDS输出的频率跳变过程.给出了实测数据表明满足设计要求.     

一种新型的PLL／DDS混合型微波频率合成器的研究

本文研究了一种新型的微波频率合成器。该频率合成器将普通的锁相环技术和直接数字频率合成器有机地结合起来，只需在一般的单环频率合成器的基础上增加少量器件，就可以获得精确的频率分辨和相当低的相位噪声，性能大大优化单环频率合成器而仅略低于双环，结构却比环简单，成本也较低。     

直接数字式频率合成DDS综述

直接数字式频率合成（Direct Digital Synthesizer, 编写DDS）是近年来出现的一种频率合成的新方法，由于采用了全数字化技术，它具有分辨力高和快速换频的突出优点，在仪表、雷达、扩频通信等方面得到了广泛的应用，由于器件原因，还存在一些缺陷、有待改进。本文介绍了DDS的原理，分类及改进方案；对DDS的目前水平作了分析，具体介绍了一些集成产品以及应用，随着高速数字器的进一步发展，加上各种组合方案的优化设计，将会得到高速、低功耗，低价格的频率合成器。     

基于DDS＋PLL一种快速跳频频率合成电路的设计与实现

通过介绍DDS＋PLL的工作原理,综合利用PLL和DDS的优缺点,提出了扫频源频率合成电路设计方案。主要针对具体电路的设计与实现方法进行详细阐述,给出了相应测试数据,并对相关问题进行了分析。     

DDS与PLL频率合成数字系统设计

直接数字合成(DDS)是近年发展起来的一种新型合成技术.有频率分辨率高.转换时间短.相位噪声低等特点.与锁相合成技术IPLL)配合.可以设计出频带宽.分辨率高的频率合成器.本文介绍了一种DDS+PLL的混合结构.实现了一个高稳定度的锁相频率合成系统.     

基于锁相环的频率合成器的设计

由频率合成技术获得的信号源具有高频率稳定度和准确度,并且能方便地改变频率,其中频率合成方法有直接式和间接式两种。锁相环频率合成器是目前应用较为广泛的一种频率合成技术。简要介绍了锁相环频率合成器的原理以及集成锁相环CD4046的内部电路构成,给出了一个基于CD4046的频率范围和频率间隔均可调的频率合成器的设计实例。该方案简单易行且易于调试,具有较高的实用价值。     

基于DDS＋PLL技术的频率合成器的设计

介绍了一种频率合成技术的设计与实现,基于DDS与PLL的技术产生高频信号频率。该频率合成器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高,且产生的信号具有输出频率高、分辨率高、频谱纯等优点。     

一种基于集成锁相技术的宽带频率合成器

简述了机载火控雷达频率合成器的设计方法,着重介绍了一种基于集成锁相技术式的宽带、高可靠的实用型频率合成器.对合成器相噪指标、带宽、捷变频时间进行了深入分析,详细阐述了合成器的设计思想和电路实现方案,其相噪指标类似于锁相合成器而频率切换时间类似于直接合成器.合成器具有大带宽、捷变频、低相噪等特点,可应用于小型化的雷达及信号模拟器系统.     

DDS＋PLL高性能频率合成器的设计与实现

结合DDs＋PLL技术,采用DDS芯片AD9851和集成锁相芯片ADF4113完成了GSM1800MHz系统中高性能频率合成器的设计与实现。详细介绍系统中核心芯片的性能、结构及使用方法,并运用ADS和ADISimPLL软件对设计方案进行仿真和优化,特别是滤波器的选择与设计。测试结果表明,该频率合成器具有高稳定度、高分辨率、低相位噪声的特点,达到了设计指标要求。     

基于锁相环原理的X波段频率源的设计与实现

介绍了一种X波段频率源的设计方法。该文采用2个数字锁相频率合成单环,再环外混频的方法实现了该X波段频率源的设计。该频率源具有相位噪声低,杂散低,频率稳定度高等特点。经试验测试结果表明,该频率源的相位噪声为-94.3dBc@1kHz,-99dBc@10kHz;输出功率大于13dBm,实现了一个性能较好的频率源。     

基于DDS+PLL的频率合成器设计

简述了用直接数字合成器（DDS）STEL-1173和锁相环（PLL）Q3236所设计的频率合成源的实现方案,重点对硬件设计中的注意事项进行了详细说明,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果。     

DDS频率合成器杂散的PLL抑制

DDS频率合成器由于其固有的数字特征,使得输出信号中存在大量的杂散,杂散的抑制一般通过输出端的低通或带通滤波器来进行,但效果较差。PLL具有良好的窄带和跟踪特性,文中提出了基于PLL的窄带滤波器杂散抑制方法。利用ALTERA公司Dspbuilder工具箱实现的DDS进行仿真,通过输出信噪比的比较,验证了该法的正确性。