基于TMS320C6701的扩频通信抗窄带干扰自适应滤波器实现

扩频通信体制在现代通信中的应用越来越广泛。由于扩频码的伪随机性和优良的相关特性,这种体制本身就具有一定的抗干扰性能。但扩频信号的带宽宽,容易受到空间电磁信号和人为发射的恶意信号干扰,干扰信号较强时,需要采取抗干扰措施。针对扩频通信中的窄带干扰,提出了一种基于TMS320C6701的抗干扰自适应滤波器的实现方案,并在其EVM板上进行了实验,取得了较好的抗干扰效果。     

直扩通信窄带干扰抑制的非线性自适应滤波技术

文章研究了非线性自适应滤波在直扩通信中抑制窄带干扰的性能,并进行了计算机仿真。最后得出了一些有益的结论。     

窄带干扰环境下的BOC信号捕获

针对信道干扰会影响二进制偏移载波(Binary Offset Carrier,BOC)信号传输的正确性以及BOC信号自相关函数多峰值导致捕获模糊性的问题,提出了一种基于频域FFT重叠变换干扰抑制方法和相关重构方法相结合的BOC捕获算法。该算法首先通过对信号重叠加窗处理,降低信号的频谱泄露和减小信号的损失,然后通过频域陷波技术对干扰信号进行有效的抑制,最后将经过处理后的BOC信号利用相关重构方法进行捕获。仿真结果显示,该算法能够有效抑制窄带干扰信号,在信噪比为10 dB、信干比为-30 dB条件下误码率能够降为零,且该算法和其他算法相比捕获精度明显提高。     

米波雷达抗窄带干扰系统的设计和实现

米波雷达的工作波段内存在窄带干扰信号,其功率与雷达目标回波相当甚至更强,严重影响目标信号的检测。提出一套抗窄带干扰系统方案,完成干扰检测、抑制和脉冲压缩等功能。系统以FPGA与高速DSP为核心,具有较强的稳定性和灵活性。外场实验数据表明,该系统能实时有效地检测并抑制干扰,达到预期的效果。     

基于自适应滤波原理的扩频窄带干扰对消技术

本文在介绍了扩频通信的基本原理的基础上,重点研究了用自适应滤波原理对扩频信号中的窄带干扰进行消除的方法,并建立模型进行了仿真分析。结果表明,用两个自适应滤波器组成的双环噪声消除器对扩频信号中的窄带干扰可以起到非常理想的抑制作用。     

雷达跟踪系统的随机干扰自适应

热噪声和阵风是雷达角跟踪系统中的两个主要随机干扰源.本文首先将问题公式化为一个以热噪声误差和阵风误差的平方和为指标的最优伺服过零频率的问题,然后将该过零频率表示为可测量的接收机自动增益控制电压和平均风速的函数,从而综合出拟增益排表自适应控制器.并通过数学分析和现场实验证实了这种拟增益排表自适应伺服系统的优越性.     

基于维纳滤波器的窄带干扰抑制技术

本文研究了基于修正S-V标准信道模型的超宽带通信系统窄带干扰抑制技术。理论分析和仿真结果表明,在接收机前使用维纳滤波器可以很好地抑制窄带干扰,优化系统性能。     

基于EKF神经网络的扩频系统抗窄带干扰技术

针对消除扩频系统中的窄带干扰问题,文章提出了一种基于扩展卡尔曼滤波(EKF)的递归神经网络预测器(RNNP)。扩展卡尔曼滤波被用于反馈修改递归神经网络的权值系数,从而准确地估计干扰信号,具有收敛速度快、预测精度高和适用于非线性处理的优点。仿真结果表明:基于EKF学习算法的RNNP相对于自适应线性最小均方差(LMS)干扰预测器、自适应近似条件均值(ACM)干扰预测器和基于实时递推学习(RTRL)算法的RNNP在预测误差的均方误差、收敛速度、信噪比改善量方面上有不同程度的改进。     

基于FPGA和ARM内核的无线SoC设计

无线SoC已成为物联网产业发展的基础。本文基于软件无线电的思想将ARMCorterx-M0内核处理器移植到FPGA上构建无线通信基带信号处理的片上系统,该无线SoC支持射频发射与接收、音频输出与麦克风输入、FM调制解调、LCD显示、无线FM双向通信、FM广播信号接收、串口传输、按键选频等功能。     

基于小波包变换的自适应阈值抑制窄带干扰

为了进一步提高直接序列扩频通信系统的窄带干扰抑制能力,本文实现了基于小波包变换的自适应阈值抑制窄带干扰算法。通过分析直扩信号在小波包分解后的能量分布特点,来设定自适应阈值以定位和剔除窄带干扰。解决了干扰判决阈值难以确定的问题。自适应阈值能够迅速跟踪和准确定位窄带干扰所在的子带的,并对干扰的强度变化具有自适应的特点。仿真结果表明,该阈值抑制算法使直接序列扩频通信系统的抗干扰性能得到进一步提高。     

基于SoC芯片的嵌入式医学检测设备平台设计

本文将嵌入式系统应用于医学检测设备的开发中,设计了以SoC芯片为核心的嵌入式医学检测设备平台,介绍并探讨了其软硬件系统的基本原理、设计思想、实现方法,并在最后介绍了一个实用的例子。通过医学检测设备软硬件平台,可有效避免设备开发时的重复工作,减少系统的研发时间和成本,缩短推出新产品的时间。     

基于FPGA的SoC/IP 验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

基于自研芯片的FC-ASM仿真卡设计与实现

随着航空电子技术的发展,不断提高产品的可靠性,减小系统的重量、体积、功耗等,已成为目前设计的一种趋势。但传统FC-ASM仿真卡都是以FPGA方式实现,其板面积大、功耗极高、可靠性低、通用性差,已不能满足系统小型化高可靠性的要求。提出了一种基于自研芯片的FC-ASM仿真卡实现方案。该方案设计灵活简单,集成了FC-AE-ASM协议通信、设备管理、时统管理、网络管理等功能,同时以其功耗低、成本小和重量轻等优势,现被广泛应用于地面仿真设备和实验室环境中。     

基于eFPGA 的通信基带加速器的逻辑重构设计

为解决CMOS器件特征尺寸缩小带来的SoC(System on Chip,片上系统)芯片可靠性失效的问题,提出了一种基于eFPGA(embedded FPGA,嵌入式FPGA)的在线编程功能实现故障电路逻辑重构的方法。对eFPGA技术优势、JTAG(Joint TestAction Group,联合测试工作组协议)工作原理进行了分析,选取通信基带信号处理的典型算法：FFT(Fast Fourier Transform,快速傅里叶变换)、FIR(Finite Impulse Response,有限脉冲响应)滤波算法为例,模拟通信基带加速器功能失效时,借助JTAG技术配置新的互连关系,利用eFPGA进行逻辑重构,替代通信基带加速器结构实现功能自愈。仿真及验证结果显示eFPGA在面积与功耗方面具备优势,此方案可以实现预期逻辑重构的功能,能有效提高系统可靠性与灵活性。     

一种基于体系结构模板的粗粒度可重构SoC设计方法

针对传统的面向应用领域的多核SoC体系结构设计方法存在系统结构探索空间大、设计复杂度高等问题,提出了一种基于体系结构模板的粗粒度可重构SoC系统架构设计方法。该设计方法以体系结构设计为中心,体系结构模板可重用、参数可配置,从而缩小了体系结构设计探索空间,提高了体系结构设计效率,降低了应用程序编译器开发复杂性。最后,以密码处理领域为例,将模板参数实例化,构建了一个面向密码处理领域的多核可重构指令集处理器SoC系统(Multi-RISP SoC)。实验结果表明,MultiRISP SoC系统与几个典型可重构平台在性能上相当,但系统构建更为快速高效。     

TCP/IP卸载引擎在SoC系统中的应用

TCP/IP卸载引擎可以减少操作系统通过中断来处理协议的负担。本文讨论的是如何用硬件方式来处理TCP/IP的协议,从而增加操作系统的效率和网络的速度。本文通过FPGA+NIOS处理器的SoC系统来实现卸载引擎。     

TCP／IP卸载引擎在SoC系统中的应用

TCP／IP卸载引擎可以减少操作系统通过中断来处理协议的负担。本文讨论的是如何用硬件方式来处理TCP／IP的协议．从而增加操作系统的效率和网络的速度：本文通过FPGA＋NIOS处理器的SoC系统来实现卸载引擎。     

基于SoC可重构密码算法IP核接口电路设计与实现

针对SoC芯片多IP核集成问题,提出了系统集成时软硬件协同设计方案,建立了可重构密码算法IP核接口电路模型.该模型引入桥芯片和可编程原理,解决了不同密码算法接口位宽不一致的问题.在介绍微控制器和可重构密码算法IP核相关功能的基础上,通过基于双端口存储器和寄存器组接口电路实例,验证了IP核接口电路功能的完备性和普适性.     

一种集成“龙芯1号”IP核的SoC的体系结构

提出了一种集成“龙芯1号”RISC CPU以及其它12种IP核的SoC的体系结构,并对其性能进行了分析。此外,还将该SoC与目前市场上存在的同类SoC的主要特征进行了对比,该SoC的设计目标定位在低成本、低功耗、高稳定性与安全性的32位嵌入式应用。