非均匀性校正的长波光导探测器读出电路设计

在航天遥感领域,波长在10m以上的长波探测器仍以HgCdTe光导型探测器为主,在红外探测成像方面发挥着重要作用。非均匀性是目前长波光导探测器突出的问题之一,设计了一种数模混合的非均匀性校正的长波光导探测器读出电路。该电路不仅可以有效地解决线列长波光导探测器电阻非均匀性问题,还可以增大ROIC输出信号的动态范围,几乎不增加读出电路功耗。经过仿真测试表明:非均匀性问题有了明显的改善,能够使其非均匀性降为0.5%以内,在常温和低温下都能正常工作。该校正电路不仅能解决当前工程中的关键问题,还对今后高性能大面阵长波光导探测器读出电路的设计具有重要的指导意义。     

一种高灵敏度大动态范围读出电路

为读出光电探测器微弱的响应电流,设计了一种增益自动可调列放大器,提高了读出电路的灵敏度和动态范围,读出电路的动态范围提高了24dB,读出电路功耗为230μW,满足探测器读出要求。读出电路的输出信号可以根据应用要求分别采用线性法和非线性法重建。     

基于MEMS的非制冷红外探测器读出电路的设计

基于MEMS的非制冷红外探测器广泛用于军用和民用领域,其中作为探测器核心部件的焦平面探测阵列的读出电路等关键技术的研究至为重要.设计了一块240×320的焦平面探测阵列的读出电路,此电路能够抑制MEMS工艺的波动,减小探测器环境温度的影响.采用HHNEC 0.5 μm 工艺对此设计流片,其测试结果达到预期目标.芯片输出电压为1.5～3.5 V,每帧图像输出时间为16.32 ms,可以保证每秒61帧图像输出.     

非制冷红外焦平面阵列读出电路设计

针对SOI二极管型非制冷红外探测器,设计了一种新型读出电路(ROIC)。该电路采用栅调制积分(GMI)结构,将探测器输出电压信号转化为电流信号进行积分。设计了虚拟电流源结构,消除线上压降(IR drop)对信号造成的影响。电路采用0.35μm 2P4M CMOS工艺进行设计,5V电源电压供电。当探测器输出信号变化范围为0~5mV时,读出电路仿真结果表明:动态输出范围2V,线性度99.68%,信号输出频率5MHz,功耗116mW。     

384×288非制冷红外焦平面阵列驱动电路的设计

在分析了法国ULIS公司的384×288元的长波红外非制冷微测辐射热计UL03191结构、性能及工作参数的基础上,针对该探测器数字与模拟两种输出模式设计了基于CPLD驱动电路。通过使用所设计电路采集黑体辐射的光信号转换成12位灰度图像来测试电路工作性能、成像质量和噪声特点,比较两种模式的测试结果,得出采用数字输出模式设计的电路具有体积小、功耗低及成像噪声小等特点。同时,设计了基于ADN8830单芯片热电制冷器控制器的温度控制系统,该系统设置电压由CPLD控制,可实现焦平面阵列根据环境温度变化采用不同工作温度点工作,从而较好的改善探测器工作性能和成像质量,降低探测器功耗。     

无TEC制冷电路下的红外成像温度补偿方法

在红外成像系统中去除制冷电路来降低功耗和体积的方法已成为红外热成像仪的配置主流,但在无制冷电路的情况下,红外成像效果会受到环境温度以及自身发热的影响。本文设计了一种温度补偿的校正方法,采用了先标定后补偿的处理方案,在基于FPGA结合温度传感器以及FLASH存储芯片的硬件平台上,实现了对红外探测器输出图像在无TEC制冷电路情况下的温度补偿校正。实验结果表明该设计方案有效地抑制了在无制冷电路情况下红外探测器所处环境温度的起伏对红外输出成像效果所造成的干扰。     

640×512数字化InGaAs探测器组件

数字化InGaAs探测器是短波红外探测器技术发展的一个重要方向,它不仅可以提升系统的集成度,还可以提升成像系统的各项技术指标。通过将模拟-数字转换器（ADC）集成到读出电路中实现数字化读出电路是数字化InGaAs探测器的技术核心。文中介绍了640×512数字化读出电路的设计与实现,并与InGaAs探测器通过铟柱进行倒装互联形成了数字化InGaAs探测器组件。通过对探测器组件的测试得到读出噪声为230 μV,峰值量子效率为65%,在300 K温度下探测率为1.2×1012 cmHz1/2/W,在60 Hz帧频下功耗为94 mW。测试结果表明,数字化InGaAs探测器组件具有低读出噪声,高线性度,高传输带宽,高抗干扰性等特点。     

一种具有片上补偿功能的红外读出电路

针对非制冷红外探测器系统,提出了一种恒流偏置的红外读出电路(ROIC),该电路具有衬底温度补偿功能,且可实现片上偏移非均匀性补偿。基于微测辐射热计等效电阻受目标温度、衬底温度等影响的等效模型,每个读出通道采用两个盲电阻以消除衬底温度的影响,同时使用DAC逐点调节参考电压,以完成片上偏移非均匀性补偿。该ROIC应用到阵列大小为320×240的非制冷微测辐射热计焦平面上,已在CSMC 05MIXDDST02的0.5μm CMOS标准工艺下成功流试验片。电路测试结果表明:对于常温目标,当衬底温度变化60 K时,输出电压变化小于500 mV;经偏移非均匀性补偿后,阵列的固定图像噪声为11.8 mV。该ROIC适用于应用于复杂温度环境的高均匀性非制冷红外探测器。     

一种高精度可调阈值产生器

基于CSMC 0.25μm BCD工艺,设计了一种高精度的可调阈值产生电路,采用一个7位的DAC和两个5位的DAC结合电阻分压产生8个输出电压,且输出电压可调,精度高。仿真结果表明,对于5位的DAC电路,最大的误差为0.002V,对于基准为1V的电压而言其相对误差只有0.2%,实际测试结果表明电路的最大误差为0.98%。因此,该电路具有面积小、功耗低、精度高的优点。该电路可用于新型射线探测器材料——碲锌镉晶体(CdZnTe,简称CZT)探测器和其他需要可调多阈值电压的应用场合。     

二极管非制冷红外探测器及其读出电路设计

针对非制冷红外技术的低成本高性能应用,提出了基于SOI的二极管红外探测器及其读出电路的集成设计方案。阐述了二极管非制冷红外探测器的基本原理和工艺实现。对探测器的电学特性进行理论推导,得出读出电路的设计指标。采用连续时间自稳零电路结构实现探测器输出信号的低噪声低失调放大,采用级联滤波器以减弱开关非理想因素的影响,并采用片内电容采样保持,使得I/O引脚数较少,从而减小版图面积。采用spectre工具进行仿真,在CSMC 0.5 m 2P3M CMOS工艺下实现。结果表明:读出电路性能良好,闭环增益为65.8 dB,等效输入噪声谱密度为450 nV/Hz,等效输入失调电压100 V以内,功耗为5 mW,能实现探测器信号的准确读出。     

微测辐射热计器件工艺开发和特性评估

依托半导体生产线开发了基于MEMS微桥结构的微测辐射热计(micro-bolometer)器件,其中,使用化学气相沉积(CVD)技术开发了非晶硅(α-Si)薄膜工艺,并将其用作微测辐射热计器件的敏感层材料,该材料在1 000?厚度下的膜厚均匀性可以控制在2%以内(1-sigma,within wafer),电阻均匀性可以控制在2%以内(1-sigma,within wafer),其室温下的电阻温度系数(TCR)可以达到-2.5%左右;采用先刻沟槽工艺技术开发了MEMS微桥结构的接触模块,以无支撑柱结构实现了其支撑和电连接结构;使用Ti/TiN薄金属薄膜作为电极层,并利用电极层图形实现该敏感层电阻器件的电连接和图形定义;开发了高性能敏感层电阻工艺技术,实现了对敏感层材料工艺损失和电极层侧面腐蚀的良好工艺控制。在完成微测辐射热计器件工艺开发后,对其进行了器件级测试和评估,结果表明：该器件室温电阻值在250 kΩ左右,且具有优异的欧姆接触特性;室温下器件级TCR在-2%左右,略低于非晶硅薄膜材料TCR的测试值;同时,对该器件进行的升温和降温测试结果表明,文中开发的敏感层材料没有滞回效应。最后...     

High-Voltage Analog System for a Mobile NAND Flash

High-voltage analog circuits, including a novel high-voltage regulation scheme, are presented with emphasis on low supply voltage, low power consumption, low area overhead, and low noise, which are key design metrics for implementing NAND Flash memory in a mobile handset. Regulated high voltage generation at low supply voltage is achieved with optimized oscillator, high-voltage charge pump, and voltage regulator circuits. We developed a design methodology for a high-voltage charge pump to minimize silicon area, noise, and power consumption of the circuit without degrading the high-voltage output drive capability. Novel circuit techniques are proposed for low supply voltage operation. Both the oscillator and the regulator circuits achieve 1.5 V operation, while the regulator includes a ripple suppression circuit that is simple and robust. Through the paper, theoretical analysis of the proposed circuits is provided along with Spice simulations. A mobile NAND Flash device is realized with an advanced 63 nm technology to verify the operation of the proposed circuits. Extensive measurements show agreement with the results predicted by both analysis and simulation.     

红外焦平面读出电路集成数字输出

为了实现红外焦平面数字化输出,设计了一种集成片上模数转换的焦平面读出电路,包括一个512512的读出电路单元阵列和列共享的逐次逼近寄存器型模数转换器(SAR ADC)。单元读出电路采用了直接注入(DI)结构作为输入级,输出的信号通过多路传输送到模数转换器。设计的逐次逼近型的模数转换器中的比较器采用的是由前置放大器、锁存器、自偏置差分放大器和输出驱动器组成的高速比较器,数模转换器(DAC)采用的是三段式的电荷按比例缩放和电压按比例缩放相结合的结构。在Cadence和Synopsys设计平台下对模拟和数字部分电路分别进行设计、仿真与版图设计。电路工艺采用GLOBALFOUNDRIES公司0.35 m CMOS 3.3 V工艺加工流片。测试结果显示SAR ADC有效位数为8.2位,转换频率超过150 k Samples/s,功耗低于300 W,满足焦平面100帧频以及低功耗的需求。     

Internal voltage generator for low voltage, quarter-micrometerflash memories

A fabricated bandgap generator using 0.25-μm Flash memory process generated a stable reference voltage under 4 V, boosted from an external power supply of 2.5 V. The generated voltage was 1.297±0.025 V at a power supply of 4 V±10%; the temperature dependence was +0.7 mV/°C. The characteristics of a triple-well bipolar transistor for the Flash memory process are sufficient for a reference voltage generator; f_T is 230 MHz, and H_FE is 70. Dynamic operation reduced the average current consumption from 306 to 8.6 μA. Fabricated voltage-doubler circuits generated a voltage 1.8 times larger than that from conventional charge-pump circuits     

大规模IR ROIC中列读出级的低功耗设计

本文提出了一种大规模面阵型红外读出电路列读出级的低功耗设计.当读出频率为4MHz时,通过采用输出总线预置技术和stand-by低功耗策略,与主从两级放大的列读出级相比,功耗从8.16mW降低到了0.8mW,节省了大约90%的功耗.在输出总线预置的结构中,ROIC一共有四条输出总线,轮流驱动输出缓冲器进行读出.当一个输出总线被读出时,其他三条总线上的数据则在准备之中.当列选择信号到来时,输出总线上不再有大信号SR过程,而只有小信号的重新建立过程.因此在同等建立时间的条件下,可以减小CSA的带宽和功耗.     

Program and Verify Word-Line Voltage Regulator for Multilevel Flash Memories

This paper presents a word-line voltage generator for multilevel (ML) Flash memory programming. The required voltages are provided by a regulator supplied by an on-chip charge-pump voltage multiplier. A feedback loop including a digitally programmable resistive divider generates the staircase-shaped waveform needed for adequate ML programming accuracy as well as the read/verify voltage required for read and verify operations. A high-swing controlled-discharge circuit minimizes the settling time when switching from program to verify phases and vice versa. The same generator is used to provide the voltage required in read and in program mode, thus saving silicon area and minimizing current consumption. Experimental results of the proposed circuit integrated in a 4-level-cell 64-Mb NOR-type Flash memory are presented.     

高性能TDI扫描式红外传感器读出电路研究

扫描式红外成像传感器在遥测遥感、卫星成像等远距离成像领域具有广泛的应用。为了缓解信噪比相对较低而影响图像质量的问题,提出了一种时间延时积分(TDI)型读出电路。该读出电路由电容跨阻放大器(CTIA)像素电路阵列、并行TDI电路、多路开关选择电路和输出缓冲器等组成。为实现对宽动态范围光电流的处理,CTIA电路设计有多档可选增益,且非线性度小于0.3%。该读出电路采用0.35 μm CMOS工艺设计与制造,芯片面积约为1.3 mm×20 mm,采用5 V电源时功耗小于60 mW。为了评估1024×3 TDI读出电路的功能,采用了对TDI输入端注入不同电压激励的方式进行测试,测试结果验证了所提出的设计方案。     

GM-APD阵列高精度像素读出电路设计

提出并设计了一种适用于激光3D成像的盖革模式雪崩光电二极管（Geiger-mode avalanche photodiode,GM-APD）阵列像素读出电路。基于飞行时间（time-of-flight,TOF）原理,像素读出电路主要由两部分组成:有源淬火电路（active quenching circuit,AQC）和时间数字转换器（time-to-digital converter,TDC）。所采用的TDC是粗细结合的两段式计数方式,成功实现了时钟频率和时间分辨率间的折中。基于内插技术,由粗计数的线性反馈移位寄存器和细计数的延时线型TDC共同实现了高达18-bit的动态范围。同时两者的时钟频率分别降低至250 MHz和500 MHz,分别是常规设计频率的1/20和1/10,大大降低了设计和应用难度。电路采用SMIC 0.18 m工艺设计,后仿结果显示达到了200 ps的高精度时间分辨率,对应的距离分辨率为3 cm,完全能够满足3 km激光3D成像中的测距要求。像素电路版图面积小于5095 m2,总功耗为0.89 mW,具有小面积和低功耗的优势。     

Flash memory architecture

Flash memories entered the nonvolatile memory scenario only a few years ago, and now these kind of memories are battling to substitute either EEPROM or EPROM. In fact, their peculiarities are becoming quite interesting in present day applications.In system updating, low power consumption, embedded algorithm for program and erase, high density, low cost packages are some of the items which are making the Flash grow in the nonvolatile memory market share.Some words must be spent in explaining what the market is asking of Flash, which are the main applications for these memories, and how their architecture is arranged.The Flash memory cell behaviour will be described, then the fundamental operations (read, program and erase) are explained and some words are used to introduce the redundancy and device testability concept.