QAM全数字接收机符号同步环路

本文着重研究全数字QAM接收机中符号同步环路的设计，该环路由内插器，时钟误差提取以及环路滤波和NCO控制器组成。通过仿真给出了相应的参数，从仿真结果可以看出，根据系统要求调节环路滤波器参数可以达到较好的性能。     

QAM全数字接收机符号同步环路

本文着重研究全数字 QAM接收机中符号同步环路的设计 ,该环路由内插器 ,时钟误差提取以及环路滤波和 NCO控制器组成。通过仿真给出了相应的参数 ,从仿真结果可以看出 ,根据系统要求调节环路滤波器参数可以达到较好的性能     

基于内插滤波器符号同步的实现

比较了同步采样和异步采样条件下符号同步实现方法的不同,在全数字接收机中需要采用内插方法来实现符号同步,内插滤波器是一种线性时变滤波器,在工程中可以采用多项式内插函数来近似,采用FARROW结构实现。在此基础上介绍了内插法符号同步环路的结构,组成单元,其中详细介绍了内插控制器和定时误差检测器的原理。在AWGN信道中针对QAM64信号进行了仿真和实现,眼图和星座图恢复良好,该符号同步环路可以应用于侦察接收机的解调器中。     

全数字接收机中一种改进的内插滤波器

讨论了全数字接收机中的定时调整问题,指出立方插值滤波器对于64QAM、256QAM等的一些高效的调制方式其性能是不充分的。为此,笔者对朱建军提出的一种内插滤波器做了一些改进,得到了性能更好的一种内插滤波器。最后,比较了立方插值滤波器与这里所提出的一种改进滤波器的内插性能,并用计算机对其进行了仿真。     

全数字接收机平方定时恢复环路

本文着重研究全数字接收机中定时恢复环路的设计．该环路由内插滤波器，预滤波器，平方定时误差检测，环路滤波和定时控制单元组成，仿真结果表明．通过预滤波明显减小了定时抖动，该算法可以达到较好的性能，井由单片FPGA实现，该芯片已成功用于QM全数字接收机中。     

可变速率符号定时恢复在QAM解调器中的实现

随着数字通信技术的发展,不同速率业务的相继推出,传统的符号定时恢复方法已不能满足要求,提出了一种基于非同步采样,用内插技术实现的符号同步方法,完成了可变速率的符号同步,并在QAM解调器中成功实现.     

全数字接收机中定时恢复的研究

定时恢复是全数字接收机中的核心技术之一,文章在传统的Gardner定时恢复理论基础上研究了一种改进的定时恢复方法.提出了一种改进的插值结构,并对控制器进行了改进.以四相移相键控(QPSK)信号为例进行了仿真验证,仿真结果表明上述方法可以很好地解决定时恢复问题.并可降低系统的实现成本.     

一种抛物线型内插滤波器的FPGA实现

软件无线电中,插值滤波的算法是利用DSP来实现的,虽然其执行起来可移植性较好,开发周期较短,但存在运行速度慢、效率低的问题。使用硬件来实现有诸多优点,如运行速度快、效率高、可提高数据吞吐量和降低功耗。提出一种针对该算法的硬件实现方法,将内插滤波算法适配到一个合理的VLSI体系结构中。在拉格朗日立方插值器的基础上,为获得内插估计值而采用的分段抛物线内插滤波器,采用Farrow结构来提高滤波器的运算速率,并在FPGA上仿真,运行实现。仿真结果表明该方法正确、有效。     

基于FPGA的全数字相干解调器的实现

相干解调方案的抗噪能力和误码性能优良,广泛用于全数字接收机中.载波同步和位同步是其中的关键技术,直接影响到解调性能.本文以QPSK信号为例,用修正科斯塔斯环实现载波同步,用基于数字内插和Gardner算法的锁相环结构恢复定时时钟,并从工程应用的角度论述了相干解调器的硬件设计要点.最后在低成本FPGA芯片上验证了设计的可行性和正确性,该解调器抗噪性能良好,高速且实时,具有很大的工程参考价值.     

全数字接收机平方定时恢复环路

本文着重研究全数字接收机中定时恢复环路的设计,该环路由内插滤波器,预滤波器,平方定时误差检测,环路滤波和 定时控制单元组成,仿真结果表明,通过预滤波明显减小了定时抖动,该算法可以达到较好的性能,并由单片FPGA实现, 该芯片已成功用于QAM全数字接收机中。     

全数字高速OQPSK信号解调技术分析

根据某侦察接收机的需要,基于软件无线电设计思想,分析了影响解调性能的主要因素以及解决方法,提出了一种偏移正交相移键控(OQPSK)解调器的全数字实现结构。介绍了数字下变频滤波抽取、符号同步和载波同步等模块的详细设计与实现。解调器结构简单,具有高度的稳定性、灵活性和可扩展空间,可以应用于通信、侦察接收机中。     

一种高阶QAM解调系统的硬件平台

为了满足多媒体和计算机通信的需要，以欧洲DVB—C为标准，对正交幅度调制（Quadrature Amplitude Modulation，QAM）信号基本解调原理进行了讨论。重点介绍了一种高阶QAM的硬件解调平台，该系统提高了宽带利用率，可针对不同速率、不同阶数的QAM符号，以专用芯片为基本功能单元，完成时域恢复和载波同步，达到符号收敛，实现各种QAM数字信号的解调。     

宽带数字接收机的设计与实现

系统阐述了宽带数字接收机的设计原理及实现方法,并在其基础上重点介绍了数字信道化技术。对多项关键技术进行了论述,并给出了相应的公式推导和原理框图,在电子战（EW）领域的数字接收机工程设计中,具有很高的应用价值。     

QAM信号解调方案原理及实现

介绍数字有线电视传输系统中QAM解调系统的原理及设计方案.软件设计提供了解调芯片的软件控制流程;硬件设计提供了采用芯片或一体化数字高频头实现QAM解调系统的几种解决方案.     

OFDM系统采样钟补偿算法及其FPGA实现

利用数字内插滤波器完成全数字域采样钟同步已广泛应用于OFDM数字接收机中.文中利用两个Farrow结构的内插滤波器,同时提高工作时钟对过采样信号进行数字域内插,完成接收端和发送端之间的采样时钟的完全匹配,并且根据硬件器件的特性和算法结构,逐级进行模块变量定点处理.基于实测数据的分析表明,该FPGA数字域采样钟补偿算法不仅有稳定的性能,而且其模块化设计也有利于更高阶算法或多通道系统的实现.     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.     

全数字16QAM解调器设计与实现

正交移幅键控技术作为一种高效的传输方式得到了广泛的应用,AGC环、定时环、载波环和正交判决反馈均衡器是16QAM解调器实现的关键环节,对它们的原理进行了详细论述,并从硬件的角度对各个环节的实现进行了说明,运用MATLAB软件对各个环节进行了定点仿真,使用Verilog语言完成整个解调器的软件设计。不仅对用于硬件实现的FPGA芯片做了介绍,而且通过判断解调后的眼图表明解调效果较好。     

基于AD9680的宽带高动态全数字雷达接收机设计

针对某宽带雷达数字接收机对带宽、动态、处理速度、多通道等指标的需求,设计了一种基于新型ADC器件AD9680的宽带高动态全数字雷达接收机验证平台。文中首先在搭建的平台上对AD9680进行全带宽模式和数字下变频模式的性能验证与结果分析,根据分析结果提出改善AD9680动态性能的方案;其次,对AD9680两个通道之间的同步性做了验证,并提出了一种针对双通道时间偏差的优化方法。各项结果表明,AD9680能满足某宽带雷达的应用需求。     

一种过零脉宽检测QPSK全数字解调器及其FPGA实现

根据现代通信系统中调制解调技术全数字化的发展趋势和FPGA的广泛应用,文章提出并实现了一种采用过零脉宽检测方法、以FPGA为硬件载体的全数字QPSK解调器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.