音调干扰下扩频测控信号伪码跟踪误差分析与仿真

分析扩频测控信号在干扰环境下的性能,对研究测控系统具有重要意义。推导了音调干扰环境下DS/FH测控信号的伪码跟踪误差表达式;基于Matlab/Simulink搭建了伪码跟踪性能仿真平台,仿真分析了不同干扰条件下的伪码跟踪性能;验证了理论推导的正确性,得到了一些有意义的结论,为进一步研究提供了参考。     

伪码测距中码跟踪环的设计与实现

码跟踪环的设计是伪码测距系统的一个关键环节，其参数的选择对环路跟踪曲线影响很大。从分析环路特性的角度出发，详细阐述了环路的设计方法，给出了实际的参考与测试结果，这对于跟踪环的工程实践具有一定的参考价值。     

数据通道对伪码跟踪环跟踪性能的影响

针对再生伪码测距应用中测距通道和数据（遥控或遥测）通道同时工作时的不同功率分配情况,分析了数据通道在PCM/PSK/PM和SP-L/PM两种调制方式下对伪码跟踪环跟踪精度的影响,同时还考虑了频率参考源不稳定引入的影响.理论分析和仿真结果表明,跟踪性能的下降取决于测距信噪比和信号干扰比,而信号干扰比又同数据速率与伪码速率之比有关,而且随着这个比值的增大呈现出极大值和极小值有规律的交替变化.通过合理选择数据速率,以及在正常的再生伪码测距信噪比条件下,跟踪性能损失很小,同时频率参考源不稳定的影响可以忽略.     

MSK波形伪码码片跟踪环性能分析

针对小码片信噪比条件下数据转换跟踪环进行MSK波形伪码时钟恢复时的跟踪性能问题,采用了新型的码片跟踪环用于伪码时钟恢复。分析了不同码片信噪比条件下,数据转换跟踪环和码片跟踪环均方时序抖动性能。仿真结果表明:在大信噪比条件下,数据转换跟踪环与码片跟踪环性能一致;在小信噪比条件下,后者性能明显好于前者。     

时域升余弦波形伪码码片跟踪环性能分析

在小码片信噪比(SNR)条件下，用于时域升余弦波形(TDRC)的伪码(PN)时钟恢复的数据转换跟踪环(DTTL)的性能不能满足要求,为此提出了采用新型的码片跟踪环(CTL)用于TDRC伪码时钟恢复，研究发现CTL的环路检测器增益大于DTTL，前者的捕获和跟踪能力强于后者；而且CTL的时钟跟踪能力独立于码片SNR，而DTTL的捕获和跟踪能力与码片SNR相关.对比了在不同码片SNR条件下，DTTL和CTL的均方时序抖动性能，仿真分析表明,在大信噪比条件下，DTTL和CTL的性能一致；在小信噪比条件下，CTL的归一化时序抖动明显好于DTTL.TDRC伪码测控应答机在小码片SNR环境下，采用CTL能获得较高的测距精度.     

基于E-PASTd的盲扩频码序列估计算法

针对直接序列扩频信号的扩频码盲估计问题,改进了特征分解的方法,提出了一种基于压缩投影近似子空间跟踪的PN码恢复算法。该算法由两个主特征向量估计非同步延迟值,结合利用压缩投影近似子空间跟踪技术的快速收敛特性提取主分量,避免了对自相关矩阵的直接特征分解运算。计算机仿真表明该算法降低了数据的存储量,易于硬件实现,具有良好的收敛特性,性能优于已有的梯度算法和神经网络算法。     

自编码扩频和直接序列扩频的性能比较

基于自编码扩频在传输数字信息时能实现扩频码动态可变的现象,讨论了自编码扩频的原理、传输特性,引入等效扩频增益描述其性能变化,并针对自干扰现象提出了改进方法。通过分析和仿真表明,虽然自编码扩频的增益与经典扩频实际上相同,但是通信的隐蔽性得到了改进。     

利用FPGA实现直接序列扩频码的发射

针对直接序列扩频系统抗干扰能力强、截获率低、多址能力强、抗多径、保密性好等优点,采用Verilog HDL语言、Altera公司的集成开发环境MAX PLUS Ⅱ和Stratix系列芯片EPIS30F780C5,完成了对直接序列扩频发射系统的软件仿真和硬件电路设计.经仿真和测试表明,本系统提高了系统性能和处理速度,减少了硬件延迟,并且系统功能可以通过程序修改和升级,具有很大灵活性.     

直接序列扩频系统中的一种新PN码跟踪环

提出一种新颖的全数字PN码跟踪，该跟踪环采用符号判决电路和数字序贯滤波器取代经典的环路滤波器来提高衰落环境下的跟踪性能。通过将定时调整过程等效为一时间离散取值离散的齐次马尔可夫链，导出了瑞利衰落下该环路定时误差的稳态概率分布，并对该结果进行了计算机仿真验证，给出了定时误差稳态概率分布、平均失锁时间与定时误差标准偏差的数值结果及分析。     

基于现场可编程门阵列的非周期伪码测控同步系统的实现

扩频码周期与信息码周期之比非周期将会导致相邻的信息码对应的扩频码不同,常规的同步方法不再适用,为解决非周期性直扩信号伪码快速捕获和同步的难题,提出了采用每1／4个码元积分,然后取绝对值相加的方法来剥离信息位,进行伪码粗捕和跟踪,每1／2个码元积分进行位同步,最后将位同步信息进行载波跟踪完成整个同步过程的方法该方法运算速度快,对符号位不敏感,能够消除非周期直序列扩频带来的影响现场可编程门阵列（FPGA）实现结果表明：该方法在信噪比大于-20dB条件下,对伪码长度为1023的M序列非周期直序列扩频,能做到可实现无误码同步性能。     

直扩系统中两种PN码同步方法的比较与仿真

扩频伪随机码（PN码）的同步是扩频接收中的关键技术，介绍了直接序列扩频系统（DS／SS）中，传统的滑动相关同步法以及一种新型的串并结合的PN码快速同步法的实现方案，分析了两种方法的基本设计思想，并根据仿真结果比较了它们的性能，表明PN码快速同步比滑动相关同步法的平均同步时间缩短了3倍左右，是一种更为优越的同步方案。     

最小正交频移多载波直扩系统的地址码设计

为了设计出载波间隔只有码片周期倒数一半的多载波直接扩频系统,提出一类分组零相关窗（ZCW）地址码. 此地址码由某些ZCW互补码与扩展矩阵直积得到,每个互补码扩展成一组码,组内码字的相关特性取决于扩展矩阵,不同组之间的码字仍有ZCW. 接收机只需对一组码字而非所有码字联合检测. 仿真表明,这类分组码在多径信道中以1~2 dB的信噪比代价就可几倍地提高传信率.     

基于判决反馈环路的QPSK信号载波跟踪技术的研究

现代通信系统中,载波跟踪又称载波同步,是数字通信系统中一个必不可少的单元,是全数字接收机中的一个关键技术,它补偿了信号在传输和调制过程中所造成的频率偏移和相位偏移,是半个世纪以来一直被研究的课题.主要研究利用判决反馈环实现QPSK信号的载波跟踪,给出了整个系统的总体设计和各个模块的功能以及在QUARTUSII上的实现细节.并进行了功能仿真和时序仿真,给出了仿真结果.     

电力线载波双伪码编码直序扩频通信

提出了双伪码编码直接序列扩频的通信方法,该方法能有效改善电力线载波扩频通信中抗干扰性强和接收灵敏度高的特点得不到发挥这一问题,调制后的扩频信号只含载波和伪码成分,伪码的周期与原基带信号的波特率一致并保持同步,双伪码分别代表基带信号中的0和1.这种方法使得解调时省略了载波的恢复,也省去了传统的基带信号解调,从而提高了接收灵敏度,更重要的是解调信号来自双伪码相关检测结果的差分输出,使之能够有效抑制各种干扰信号,提高了抗干扰性.     

一种新的混合混沌扩频序列的设计与仿真

混沌序列因其码组丰富、抗截获能力强等优点,常作为扩频码。单一混沌映射在平衡特性和随机性等方面存在不足,因而提出了一种新的混合混沌序列。将改进型Logistic映射与Chebyshev映射结合起来组成双混沌系统,在分析这种双混沌序列的相关性能的基础上,将其应用于直接序列扩频系统中。仿真结果表明,新的混合混沌序列具有更好的伪随机特性,能改善系统性能,可代替单一的混沌序列作为扩频码。     

中频直接序列扩频信号模拟器的设计与实现

介绍了一种软硬件结合的中频直接序列扩频信号模拟器的设计与实现方法,并对模拟器设计的可行性进行了分析,得出了基带数据经过内插滤波和数字正交调制后,能够获得比基带数据率更高的中频调制信号的结论。结合直接序列扩频信号和高斯白噪声的特点,基于ICS-564数据回放板用软件模块实现了扩频信号和噪声信号的基带I、Q数据,并对该模拟器输出的加噪声和未加噪声的中频直接扩频信号进行了比较分析。     

扩频系统的容量和频带利用率分析

分析了Ｒａｙｌｅｉｇｈ多径衰落信道中，采用Ｒａｋｅ接收的直接序列扩频（Ｒａｋｅ－ＤＳ）系统的容量和频带利用率。着重讨论了扩频带宽、Ｒａｋｅ分集数和窄带干扰对系统容量和频带利用率的影响。     

高动态高码速率全数字化解扩接收机的设计

为了解决在高动态环境下进行扩频通信时高处理增益和短初捕时间之间的矛盾,对高动态环境下的伪码快捕跟踪算法和载波跟踪技术进行了研究。研究了串并组合的伪码快捕方法和FLL与PLL相结合的动态载波跟踪技术;在此基础上,设计完成了一种高集成度的全数字化解扩接收机。