二元判翊图应用中的变量编序算法

本文对当今的二元判决图的变量编序算法进行了综述。     

两类极小二元线性码的构造

线性码在数据存储、信息安全以及秘密共享等领域具有重要的作用。而极小线性码是设计秘密共享方案的首选码,设计极小线性码是当前密码与编码研究的重要内容之一。该文首先选取恰当的布尔函数,研究了函数的Walsh谱值分布,并利用布尔函数的Walsh谱值分布构造了两类极小线性码,确定了码的参数及重量分布。结果表明,所构造的码是不满足Ashikhmin-Barg条件的极小线性码,可用作设计具有良好访问结构的秘密共享方案。     

面向多输出电路的BDD拼接构造

二元判定图的有效描述将大大提高验证和测试生成效率。作者根据电路结构的特点，以标准门的ＢＤＤ为基础，从原始输入到输出，通过逐级拼接，极有效地完成电路的ＢＤＤ构造，另外根据验证和测试的需要，在ＢＤＤ拼接过程中，提出通过可观值的定义获得有效路径的方法。     

具有属性边的共享二元决策图—布尔函数的高效处理

布尔函数的处理效果取决于布尔函数的表达形式,二元决策图(BDD:Binary decisiondiagram)是布尔函数的图的表达形式,它能对布尔函数进行高效处理。本文将阐述一种更加有效的布尔函数处理技术,它使用具有属性边的共享二元决策图(SBDD:Shared Binary Decision Diagram)。此方法包括对输入变量的编序算法和对任意项的处理方法。最后将给出用此方法进行布尔函数运算的实验结果。     

一种基于有序二元决策图和布尔函数性质计算网络可靠性的算法

有序二元决策图(OBDD)被广泛用到网络可靠度的计算中,在基于OBDD计算网络可靠度时,其计算时间主要取决于参与操作的OBDD的大小,而OBDD的大小严重依赖于OBDD的变量序。该文根据布尔函数的性质和OBDD原理提出一种优化计算网络可靠性的算法(BF-OBDD),提高计算网络可靠性的效率。实验结果表明改进的算法有较少的 OBDD节点数量,在计算网络可靠性时,花费的时间较少。     

集成电路RT-Level功耗估计方法概论

随着便携式系统的出现，集成电路的功耗日渐成为人们普遍关心的一个问题。为了避免二次设计带来的损失，无论集成电路设计师还是芯片生产厂家都希望能够在较早的设计阶段对芯片的功耗进行准确地估计。集成电路的功耗估计方法主要分为两大类：静态估计和动态估计两种方法。本文对这两类方法进行了探讨，对每一类方法中现存典型的算法进行了介绍；并对如何计算Glitching Power进行了描述；对时序电路的功耗分析进行了探讨：最后对现存的问题进行了总结。     

关于FFT算法流图的记忆方法

数字信号课中要求熟练掌握有关按时间抽取(DIT)的FFT算法(库里-图基算法)和按频率抽取(DIF)的FFT算法(桑德-图基算法),本文从这两个方面总结整理了这两种算法的记忆方法,帮助读者在学习FFT的算法流图后快速熟练记忆此流程图.     

基于DPCA嵌入MSPCA方法在过程监视中的应用

动态主元分析(DPCA)的动态特性和多尺度主元分析(MSPCA)的多尺度特性都在多变量过程监视中得到了较好的运用,但目前还没有一种既能有效地监视动态多变量,又能较好地进行多尺度分析的方法.DPCA嵌入MSPCA方法是一种较好的解决这两方面问题的综合方法.本文通过实例验证了DPCA嵌入MSPCA统计过程监视方法的有效性.     

二元语义方法在仿真系统可信性评估中的应用

针对仿真系统可信性评估中所涉及的不确定性和模糊性因素,提出了基于二元语义的评估方法。将专家针对各指标和因素给出的语言信息用二元语义的方式来表示,结合最优化模型的群决策方法,对因素层的评价信息进行集结,依此作为各指标的群体评价值,利用LOWA算子对指标层的权重信息进行集结,采用加权平均算子对指标层进行集结,得到二元语义形式的仿真系统可信性综合评价值。最后通过实例分析证明该方法的实用性和可操作性。     

基于二元决策图的事件树分析

通过分析传统事件树分析法在求解复杂系统可靠性时的不足,提出了一种基于二元决策图的事件树分析方法,主要讨论了各支点事件之间存在相关性的异常情况。二元决策图给出了故障树结构的二叉树的逻辑形式,用于描述系统失效的原因,并对系统顶事件进行分析。在对系统进行可靠性分析的过程中,由于不需要将最小割集和质蕴涵项作为中间步骤,从而提高了系统可靠性分析的效率和精度,为大型复杂系统的可靠性分析提供了一条新途径。     

Exact ordered binary decision diagram size when representing classes of symmetric functions

An ordered binary decision diagram (OBDD) is a canonical, graphical representation of a switching function. The space complexity of this representation as well as the time complexity for manipulating functions in this form is determained by the number of vertices in the OBDD. Symmetric functions are a class of functions which include the basic Boolean gates such as NOT, AND, NAND, NOR, XOR, etc., as well as less basic functions, such as voter logic for redundant circuit implementations. Symmetric functions exploit the most powerful properties of OBDDs to a very great extent. OBDDs have been shown to have size of O(n²), where n is the number of switching variables. However, this says little of the actual performance of OBDDs in practice. Exact equations of OBDD size are derived for the common classes of symmetric functions, as well as an exact equation for the largest OBDD that can exist for any arbitrary symmetric function. It is shown that OBDDs are (n ²) for the majority of functions from each common class of symmetric functions beyond the simplest Boolean gates. Since most functions can be expected to be more complex to represent than symmetric functions, this result has profound implications to the straightforward application of OBDDs to large functional problems.This work was supported by the National Science Foundation under Grant MIP-8552537.     

一个新的二进前向多层网学习算法及布尔函数优化实现

本文首先给出二进前向多层网几何学习算法的一个改进策略,提高了原算法的学习效率,然后同个新的神经网络启发式遗传几何学习算法。ＨＧＧＬ算法采用面向知识的交叉算子和变异算子对几何超平面进行优化的划分,同时确定隐层神经元的个数及连接权系数和阈值,对任意布尔函数,ＨＧＧＬ算法可获得迄今为止隐节点数量少的神经网络结构。     

一种新型二元判定图器件和电路

提出了一种基于二元判定图(BDD)原理的新型逻辑器件和电路．BDD器件以电流模式的开关电流存储器为基本单元，具有符合二元判定图的两向通路的特点．用这种器件按照BDD树形图可以构成任意形式的组合逻辑电路．给出了或门、异或门及四位加法器电路的例子，并使用HSPICE仿真器进行了仿真，验证了这种器件及其电路的正确性．     

An efficient memristor crossbar architecture for mapping Boolean functions using Binary Decision Diagrams (BDD)

The memristor is considered as the fourth fundamental circuit element along with resistor, capacitor and inductor. It is a two-terminal passive circuit element whose resistance value changes based on the amount of charge flowing through it. Another property of the memristor is that its resistance change is non-volatile in nature, and hence can be used for non-volatile memory applications. Researchers have been exploring memristors from various perspectives such as logic design and storage applications. In this paper, a slicing crossbar architecture for the efficient mapping of Boolean functions is proposed which exploits gate level parallelism using the memristor aided logic (MAGIC) design style. A Boolean function is first represented as a Binary Decision Diagram (BDD). The BDD nodes are expressed as netlists of NOR and NOT gates, and are mapped to the proposed slicing crossbar architecture with parallel node evaluation where possible. This is the first approach that combines BDD-based synthesis with MAGIC gate evaluation on memristor crossbar, while at the same time avoiding crossbar-related problems using a slicing architecture. Experimental evaluations on standard benchmark functions show considerable improvement in the solutions.     

Theory of wire addition and removal in combinational Boolean networks

Let w_t be a wire in a combinational Boolean network. There may exist a wire w_a such that when w_a is added and w_t is removed, the overall circuit functionality is unchanged. Redundancy-addition-and-removal (RAR) is an efficient technique to find such a w_a. The idea is to add a redundant alternative wire w_a to make the target wire w_t redundant. However, as long as the addition of w_a together with the removal of w_t does not change the overall functionality of the circuit, wires that are added and removed do not necessarily need to be redundant. This raises a question about the existence of alternative wires. Why can one wire replace another wire in a combinational Boolean network? In this paper, we analyze theoretically the existence of alternative wires and model it as an error-cancellation problem. The two existing rewiring techniques, the redundancy-addition-and-removal and the global flow optimization, are unified under the proposed generalized model.     

空战机动决策中的影响图方法

首次将影响图分析方法引入到一对一空战机动决策中。在影响图模型中,各种空战态势下的每个备选机动方案都与一个概率值和一个效用值相联系,根据贝叶斯定理可以利用传感器信息降低结果的不确定性,影响图分析为综合效用值提供了概率分布,表示完成各备选动作的成功率,最终的决策根据所选的决策标准而定。最后进行灵敏度分析以决定各因素对决策结果的影响程度。     

一种并行决策树学习方法研究

提出一种并行的决策树学习方法。该方法首先将数据库分为若干个子部分,针对每个子部分分别进行决策树学习,优选分裂属性,再对各个决策树学习的结果综合,生成最终的树。在树上剪枝以降低分类错误率。通过在变压器绝缘故障诊断中的应用表明该方法有很强的学习能力和诊断速度,是一种有效的决策树学习方法。