FIR数字滤波器设计及其FPGA实现

以FPGA为硬件平台,利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真,生成VHDL工程文件,编制相应顶层文件,使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试,生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波,并将VHDL下载到硬件系统中进行硬件实现,有效地提取到5 kHz的正弦信号。实验结果表明,该设计很好地达到了FIR滤波器的性能,为数字滤波器的设计与实现提供了新的途径和方法。     

基于FPGA的CIC抽取滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状（CIC）抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。     

基于FPGA的流水线LMS自适应滤波器设计

流水线自适应数字滤波器因为有反馈环路而不同于普通流水线滤波器,采用弛豫超前技术对最小均方（LMS）自适应滤波器的失调误差和自适应时间常数进行了流水线分析.利用MATLAB/Simulink中DSP Builder模块库设计了不同延迟参数下滤波器的性能.最后应用FPGA的设计软件QuartusⅡ分析了流水线自适应滤波器的时钟速度和消耗逻辑单元数.实验表明：选取合适的延迟参数可以显著提高自适应滤波系统的时钟速度.     

基于FPGA的可调节FIR滤波器的设计与实现

基于灵活自适应的空口波形技术F-OFDM(Filtered OFDM)是现代通信技术的研究热点,设计并实现可调FIR滤波器是实现该技术的核心工作之一。本文设计的基于FPGA的可调节FIR滤波器系数的自适应调整是通过控制算法对信道中的信号进行快速检测,然后将结果和滤波器的输出结果进行差值计算进行反馈调节。利用Quartus II和DSP Builder设计基于FPGA的16阶系数可调FIR滤波器,给出核心模块的设计电路图和仿真结果。仿真结果表明:基于灵活自适应空口波形技术可以在FPGA上实现,而且由于FPGA具有天然的并行性,实际的通信系统中可以采用并发模式进行,达到提高信号传送速率的目的。     

基于形态学Top-hat滤波的红外小目标检测

为了满足红外小目标检测任务实时性高的要求,提出了基于FPGA硬件平台设计小目标检测系统的方法;采用模块化的设计思想并充分发挥FPGA并行运算的能力,利用Altera公司DSP Builder工具,按照Top-hat形态学滤波、阈值分割和质心提取的流程实现硬件算法模块;硬件仿真结果表明,该设计可以快速、可靠地检测出动态红外小目标,并具有一定的抗干扰能力,为高速小目标检测系统的研发提供了一种可行的方案。     

基于DSP Builder的FIR滤波器设计与实现

针对FIR数字滤波器的基本原理和结构特点,利用DSP Builder软件设计了32阶低通FIR滤波器,对该滤波器的性能进行了仿真,并将设计下载到FPGA中进行了硬件测试,测试结果表明:采用该方法设计FIR滤波器简单易行,可缩短设计进程,设计出的滤波器的性能稳定可靠,达到了预期目标.     

基于Nios的聚类向量ARMA轴温探测器——列车轴温探测系统的信号处理

阐述了在向量ARMA(AutoRegressive Moving Average,自回归滑动平均)模型中的聚类算法,介绍了使用Altera DSP Builder和SOPC Builder实现聚类向量自回归滑动平均的卡尔曼最优平滑滤波器的设计方法,给出了聚类向量ARMA卡尔曼最优平滑滤波器的设计框图,比较了32阶FIR（Finite Impulse Response ,有限冲击响应）滤波器与聚类向量ARMA卡尔曼最优平滑滤波器的滤波效果,同时还利用16阶DITFFT（时间抽取快速Fourier变换）展     

基于DSP FPGA的弹载计算机设计

针对现代弹载计算机硬件系统的发展趋势,结合某型反坦克导弹的实际应用需求,采用以DSP作为处理器实现控制系统的核心算法,以FPGA实现外围接口扩展的方案,设计出了一套基于DSP+FPGA的微小型导弹载计算机;文章对该弹载飞控计算机的结构、硬件、软件等方面内容作了详细的介绍,并给出了软件流程图,介绍了软件各模块的详细功能;设计的基于DSP+FPGA的方案,充分利用了两种处理器的特长,实现了实时处理能力,并且具有小型化的特点,其总功率只有2.2 W,可满足导弹的需要。     

基于DSP28335的有源电力滤波器测控系统设计

为解决有源电力滤波器在现场工作中的准确监测与可靠控制问题,设计并实现了一种基于DSP28335的有源电力滤波器测控系统.主要对数据采集模块、通信模块、人机交互模块的硬件电路进行了详细介绍,对监测参数计算、SPI通信、故障处理的软件功能进行了阐述,给出了硬件结构和软件流程.实验结果表明系统满足设计要求,实现了对有源电力滤波器实时准确监测并可靠控制的目的.     

基于双DSP的切换及控制系统设计

为了满足重要系统的高可靠性要求,特设计了一种双DSP容错控制系统。本系统中两个DSP彼此独立运行,采用硬件判决模块配合DSP软件进行硬件和软件故障诊断,再根据硬件判决模块的结果由仲裁切换模块来进行仲裁,并完成输出切换和报警功能,从而实现容错控制,显著提高了控制系统的可靠性。     

基于DSP与FPGA的嵌入式组合导航计算机系统设计

为了满足SINS/GPS组合导航系统高精度、低功耗、小型化的需求,设计出基于DSP和FPGA架构的嵌入式导航计算机平台。首先,描述了导航计算机系统的总体架构,提出了导航计算机硬件总体设计方案,并阐述了导航信息处理模块和数据采集通信模块;其次,设计了Kalman组合滤波器,描述了组合导航系统软件流程;最后,进行样机实证试验。实验结果表明,该系统可以实时高效完成外围传感器信息数据采集、实时导航解算、Kalman滤波、上位机的指令读取等任务,满足SINS/GPS组合导航系统对导航计算机的性能需求。     

基于浮点DSP的航姿系统自适应滤波算法与仿真研究

介绍了在捷联式航姿系统中采用的简化Sage-Husa算法的自适应滤波原理，建立了基于该自适应滤波算法的导航系统状态方程和观测方程，给出了基于TMS320C32浮点数字信号处理器(DSP)的半物理仿真硬件原理图和软件运行流程，并进行了仿真计算。仿真分析结果表明，基于浮点DSP的航姿系统在采用自适应卡尔曼滤波算法时不仅能有效抑制滤波发散，还使系统具有优越的实时性能和较高的精度。     

FIR滤波器的FPGA实现及其仿真研究

本文提出了一种采用现场可编程门阵列器件FPGA实现FIR字滤波器硬件电路的方案,该方案基于只读存储器ROM查找表的分布式算法。并以一个十六阶低通FIR数字滤波电路在ALTERA公司的CYCLONE系列FPGA芯片上的实现为例说明了设计过程。所设计电路通过软件验证和硬件仿真,结果表明电路工作正确可靠,满足设计要求,性能优于用DSP和传统方法实现的FIR滤波器。     

FPGA在某电视跟踪系统中的应用

介绍了一种以DSP为核心的数字式电视跟踪系统,主要研究了利用FPGA控制、处理数字视频信号的方法,实现了实时的视频叠加。详细讨论了FPGA的控制逻辑及其相关部分结构。采用FPGA实现视频显示信息的叠加,可有效减轻DSP的速度压力,提高系统性能。     

基于ARM和DSP的组合导航系统设计

设计并实现了基于ARM和DSP的SINS/GPS组合导航系统;该系统采用DSP作为导航解算计算机,完成导航数据的快速的融合与解算处理;采用ARM处理器作为上位机,完成导航系统的数据存储、显示与输入输出接口控制等功能;重点完成了光纤陀螺和加速度计的高精度数据采集以及ARM与DSP之间的通信接口的设计,并根据系统的硬件配置,设计并实现了组合导航系统的卡尔曼滤波器;最后进行了车载试验,试验数据分析结果表明该组合导航系统可以获得理想的导航精度,验证了导航系统软、硬件设计的正确性和可靠性.     

基于FPGA的微小型导航计算机数据采集系统设计

提出了以高性能DSP为核心，由FPGA构成主要外部输入输出接口的导航计算机方案，并重点对由FPGA构成的ADC采样控制器进行了设计。处理器DSP只需通过EMIF接口访问FPGA中的FIFO即可进行数据接收。FPGA设计采用VHDL语言描述，并利用Quartus24．0对设计方案进行了仿真，仿真结果表明该设计是有效的。同时，本文也简述了DSP和FPGA接口的软硬件设计。     

基于FPGA与DSP的发动机参数采集系统设计

介绍可编程逻辑器件（FPGA）与数字信号处理器（DSP）在航空发动机参数采集系统中的应用研究。文章以EP4CE115F23I7可编程逻辑器件与TMS320VC5416数字信号处理器为核心设计、开发发动机参数采集系统。采用模块化设计,根据电路功能将发动机参数采集系统硬件分解为AD信号采集模块、通讯模块、离散量控制模块、数据处理模块以及参数记录模块。FPGA软件方面采用应用广泛的VERILOG语言,DSP软件采用C语言与汇编语言混合编程。并将发动机参数采集系统成功应用于某型直升机,效果良好。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.