基于MATLAB的语谱图显示与分析

文章给出了一种基于MATLAB的语谱图显示原理及实现方法。该法可对语音信号(或其它类型的似平稳信号)进行频谱图的伪彩色映射及显示。语谱图的类型有宽带和窄带两种,可按需求设置伪彩色显示的映射。文中介绍了语谱图显示的原理,MATLAB的相关功能函数,并给出了一个程序实例及其实验结果。在MATLAB中进行了仿真,结果表明宽带及窄带语谱图对时间分辨率和频率分辨率的不同反映并且该法对设备要求低,编程简单,可以在普通通用计算机上实现。     

基于MATLAB的语谱图显示与分析

文章给出了一种基于MATLAB的语谱图显示原理及实现方法.该法可对语音信号(或其它类型的似平稳信号)进行频谱图的伪彩色映射及显示.语谱图的类型有宽带和窄带两种,可按需求设置伪彩色显示的映射.文中介绍了语谱图显示的原理,MATLAB的相关功能函数,并给出了一个程序实例及其实验结果.在MATLAB中进行了仿真,结果表明宽带及窄带语谱图对时间分辨率和频率分辨率的不同反映,并且该法对设备要求低,编程简单,可以在普通通用计算机上实现.     

基矛MATLAB的语谱图显示与分析

文章给出了一种基于MATLAB的语谱图显示原理及实现方法。该法可对语音信号（或其它类型的似平稳信号1进行频谱图的伪彩色映射及显示。语谱图的类型有宽带和窄带两种，可按需求设置伪彩色显示的映射。文中介绍了语谱图显示的原理，MATLAB的相关功能函数，并给出了一个程序实例及其实验结果。在MATLAB中进行了仿真，结果表明宽带及窄带语谱图对时间分辨率和频率分辨率的不同反映．并且该法对设备要求低，编程简单，可以在普通通用计算机上实现。     

基于现场可编程门阵列的通用化PCM编码器

针对目前弹载遥测系统对PCM编码器提出的通用化应用需求,提出了一种基于现场可编程门阵列的通用化PCM编码器;该方法以软件为主的信号处理方式代替硬件处理,采用Verilog HDL语言和模块化的设计思想将编码器的各功能模块集成在单片FPGA中,通过功能模块的积木式组合和参数配置实现了对被测弹箭系统的采集编码;仿真测试结果表明该编码器满足绝大多数弹箭遥测系统的参数测试要求,在弹箭遥测系统中飞行试验结果表明该编码器在全弹道飞行过程中工作稳定可靠,该编码器实现了通用化的要求.     

基于单片机的现场可编程门阵列的配置

本文介绍了基于SRAM查找表的现场可重配置FPGA的结构和原理,及其配置方法,通过对多种配置方法的比较,提出了由单片机和EPROM存储器组成的串行配置方式.这种方式结构简单,设计保密性好,易于升级,降低设计成本.     

基于单片机的现场可编程门阵列的配置

本文介绍了基于SRAM查找表的现场可重配置FPGA的结构和原理,及其配置方法,通过对多种配置方法的比较,提出了由单片机和EPROM存储器组成的串行配置方式。这种方式结构简单,设计保密性好,易于升级,降低设计成本。     

基于蚁群优化算法的虚拟现场可编程门阵列部署策略

针对可重构密码资源池中,如何在最少的现场可编程门阵列（FPGA）上部署虚拟FPGA （vFPGA）的问题,结合FPGA的工作特点和应用场景的需求,在传统蚁群算法的基础上进行了优化,提出了一个基于蚁群优化（ACO）算法的vFPGA部署策略。首先,通过赋予蚂蚁资源状态感知的能力实现各个FPGA之间的负载均衡,同时避免频繁的vFPGA迁移;其次,设计预留空间,有效减少因为租户需求动态变化带来的服务等级协议（SLA）冲突;最后,对CloudSim进行功能扩展,使用合成的工作流进行仿真实验,对该策略性能进行评估。实验结果表明,所提策略可以在保证系统服务质量的前提下,提高FPGA资源利用率,减少FPGA使用量。     

基于非线性变换法语谱图的伪彩色显示

鉴于人眼对彩色的分辨率远远高于灰度差分辨率的特点,提出了一种利用C#程序实现伪彩色显示的新方法,该方法通过非线性映射变换函数,建立频谱幅度与颜色的对应关系,从而实现伪彩色显示,并将其用于语谱图显示及语音信号处理界面设计中;此外,还将语音播放功能加入语谱图显示过程中,实现了“可视”语言的播放。该方法编程简单,界面设计灵活,对设备的要求较低,在普通PC机上即可实现。     

用现场可编程门阵列设计前向神经网络

本文给出了利用现场可编程门阵列来实现多层前向神经网络(反向传播-BP网络)的方法.首先利用了相关软件在理论上作了算法上的仿真,在此基础上构建了前向神经网络的硬件结构.主要使用了查找表的方式来实现Sigmoid激励函数,并给出了解决异或问题的硬件上的具体方案.最后给出了BP网络解决异或问题的Quartus Ⅱ仿真结果,表明了方案的可行性.     

基于现场可编程门阵列的RISC处理器设计

基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。     

基于现场可编程门阵列的新型可编程逻辑控制器在线调试技术

针对基于现场可编程门阵列(FPGA)的新型可编程逻辑控制器(FPGA based PLC)的在线监控问题,提出了泛化的基于FPGA技术对嵌入式片上系统(SoC)进行在线监控的方法。该方法设计了一个FPGA片上通信系统,系统内部固化基于UART的ModBus通信协议栈,通过串口与计算机上位机进行通信;采用双口RAM(DRAM)作为与监控对象间共享的数据缓存区,通过中断机制实现缓存数据的同步交换。性能分析结果表明,该方法将SoC处理监控通信的时间百分比降低至0.002%,确保了监控数据传送的实时性,且使SoC能够获得更佳控制性能。在Altera的cycloneⅡ系列芯片开发板上验证了方案的可行性。     

基于SOPC及图形加速引擎的座舱显示系统

提出一种基于可编程片上系统和图形加速引擎的飞机座舱综合显示系统设计方案。为避免图形加速引擎直接对帧存储器进行零碎操作导致的存储器操作瓶颈,引入图形缓存机制。根据图形像素的存储特点提出“远区域优先”图形缓存页面淘汰算法。对汉字及自定义位图等操作采取软硬件结合的方式达到系统性能和资源利用的平衡,利用硬件锁保证帧存储器一致性。通过对模块进行波形仿真实现系统级仿真结果的可视化验证。     

基于FPAA的模糊自整定PID控制器设计

为提高过程控制的响应速度,提出了一种基于现场可编程模拟阵列(FPAA)模糊自整定PID控制器的硬件实现方法。在8块AN221E04芯片中实现模拟乘法器、求小求和以及除法等单元电路,由各单元电路组合成完整的控制器。作为硬件电路,该控制器与软件编程实现的模糊PID控制器相比具有很强的实时性;作为纯模拟电路,该控制器内部传输信号均为连续值的模拟量,不需要A/D、D/A转换电路,与采用数字电路实现的控制器相比具有电路简单、运算速度快的特点。仿真实验结果表明：基于FPAA的模糊自整定PID控制器超调量小、稳态误差小,控制器响应时间降到了微秒级。     

基于FPGA的遥感数据采集与快视系统

提出了一种基于现场可编程门阵列（FPGA）的实时遥感卫星数据采集与快视系统的设计方案,该方案充分利用FPGA的硬件资源简化逻辑设计,并采用总线复用技术和内存映射文件的方法实现了采集和快视的实时并行处理以及海量数据的高速存取。     

二维离散小波提升变换算法的并行结构设计

提出了一种二维离散小波提升变换（2DDWT）的2×2并行结构。该结构充分利用了2DDWT算法固有的行并行、列并行、行列并行的三种并行性,有效提高了算法执行速度,同时显著降低了硬件存储需求。处理N×N图像的时间为N2/4+N/2+1,系统存储需求为3N。FPGA实现结果证明了本设计的正确性和有效性。     

嵌入式通用图形加速芯片的研究与设计

研究并设计实现了一种嵌入式通用图形加速芯片。该芯片将图形图像的显示功能完全用硬件逻辑电路实现,把嵌入式微处理器从繁重的图形图像显示处理任务中解放出来,不但提高了图形图像的处理速度,而且改善了系统响应速度和实时性。另外,芯片具有通用的数据、地址和控制总线,能与各种不同的嵌入式微处理器通信,并能作为微处理器寻址空间的一部分而被直接访问,因而具有很强的通用性。详细分析了该图形加速芯片的总体结构设计和各模块的功能,并在FPGA板上成功的实现图形图像的显示,达到了预定的设计目标。     

改进Top-hat变换的小目标跟踪算法及FPGA实现

在改进Top-hat变换的基础上,设计并实现了一种基于FPGA的红外小目标实时稳定的跟踪系统。针对经典Top-hat变换对小目标检测的局限性,提出一种改进的Top-hat变换并将其用于对图像中小目标的增强。在此基础上,通过对视频序列中目标的运动估计和基于特征滤波器的空间滤波,稳定有效地计算出小目标的位置。为了将算法移植到FPGA芯片以获取实时的小目标跟踪效果,完成了系统的整体架构设计,并针对模板窗口运算在FPGA内实现的传统方法效率低的特点,设计一种基于FPGA的新型模板窗口计算方法,应用于相关的算法模块中。实验结果表明：系统可以获得良好的检测与跟踪效果,而且能够在20 ms内完成目标位置的计算,满足小目标跟踪的实时性要求。     

一种图像动态范围压缩算法及其FPGA实现

灰度动态范围压缩是一种基本的图像增强处理方法,广泛应用于图像识别,视频监控等领域中。结合这一应用,提出了一种基于非线性变换的动态范围压缩算法,并且以FPGA为基础,针对一幅图像的处理进行硬件实现,给出了硬件整体构架以及算法逻辑,并针对FPGA速度与面积优化的问题,完成了控制逻辑的流水线设计。最后采用Verilog HDL对设计进行了描述,利用Ncverilog对模块进行了仿真,给出了基于Synplify Pro 8.2.1的实现方案。结果表明,该设计较好地实现了图像动态范围压缩,其硬件实现构架是行之有效的。     

OFDM系统中IFFT/FFT处理器的设计与实现

提出了Radix-4 FFT的优化算法,采用该优化算法设计了64点流水线IFFT/FFT处理器,该处理器可以在64个时钟周期内仅采用3个复数乘法器获得64点处理结果,提高了运算速度,节约了硬件资源。通过Xilinx XC2S300E Spartan2E系列的xc2s300e器件进行下载验证,仿真结果与MATLAB计算结果误差小于0.5%,该处理器已经成功应用于某OFDM通信系统中。