基于MicroBlaze的激光选通成像控制系统

激光选通成像是一种基于距离选通的激光主动成像技术,通过在不同时间段上选通ICCD接收目标漫反射的激光脉冲进行成像,距离选通控制是整个系统的关键技术。本文以Xilinx公司的Spartan 6系列的FPGA作为主控芯片,利用Xilinx公司的MicroBlaze微处理器IP核和其他外设IP核一起,设计了一种可编程片上系统(SOPC),控制FPGA选通控制逻辑电路完成对激光成像的选通控制。测试结果表明,该系统能够很好地完成对激光成像的选通控制,并且能够满足激光选通所需的时序要求。     

FPGA在多轴步进电机控制器中的应用

提出一种应用现场可编程门阵列( FPGA)实现多轴步进电机控制器的方法.采用IP设计思想,步进电机的运动控制由硬件电路(步进电机IP核)实现,轨迹计算由同一芯片上的微处理器(NiosⅡ软核)实现,从而可以构建多轴步进电机控制器的可编程片上系统(SoPC系统).利用VHDL硬件描述语言,设计了一种高性能步进电机IP核,并进行了仿真验证.为了验证该IP核的复用性,构建了一个4轴步进电机控制器的SoPC系统.实验结果表明,此系统可对多轴步进电机实现高精确度控制,每轴的运动是相互独立的,并且控制参数在线可编程.基于这种方式构建的系统,扩展方便、可移植性高、具有广泛的适用性,可用于多轴伺服系统的工业领域.     

基于AMBA总线的SpaceWire控制模块IP核设计

SpaceWire是欧空局提出的新一代高速星载互联总线技术,已逐步应用到星载设备网络建立中,卫星即插即用标准的提出需要节点设备智能化且具有SpaceWire接口。本文介绍了SoC片上处理器中SpaceWire接口模块向AMBA总线连接的总线控制器IP核设计,且为SpaceWire接口的高速率数据传输特性增加了DM A功能。本文详细说明了该接口控制模块的系统架构以及各部分的实现方式。最后对该总线控制器IP核进行RT L级仿真验证且在FPGA上进行了硬件测试。     

UPFC控制系统的SOPC设计

针对统一潮流控制器(UPFC)的物理模型控制系统实现时要求频率跟踪电网、幅值和相位连续可调的关键技术问题,采用可编程片上系统(SOPC)的设计方法,给出了UPFC物理模型控制系统的SOPC解决方案.阐述了其软硬件设计思想和方法,利用Altera公司的EDA开发工具Quartus Ⅱ,采用SPWM方法设计了一个基于Avalon总线接口的统一潮流控制器的IP核,给出了UPFC IP核的功能及其结构,对正弦波幅值和相位设置、正弦波寻址、数据查找及幅值计算等子模块进行了详细描述,并利用Simulator和嵌入式逻辑分析仪SignalTap Ⅱ进行了仿真验证.UPFC的SOPC解决方案使其整体性能大幅度提高.     

基于SoPC的高速通信接口设计

基于FPGA的可编程片上系统（SoPC）以其设计灵活、可裁剪、软硬件可在线编程等特点和优势,成为嵌入式系统设计,乃至电子领域发展的一个重要方向。用户IP核的设计是SoPC设计的重要组成部分,介绍了通信系统的SoPC系统架构,提出利用IPIF将用户IP核挂载到PLB总线上的方法,给出了RLC和物理层接口的IP核的设计与实现。设计中首先把IPIF信号转换成用户逻辑的内部信号,同时对不同速率的接口进行数据缓存,实现流水线传输,从而提高传输速率。     

面向Avalon总线的AES-128/192/256 IP核的设计与实现

以AES-128、AES-192及AES-256算法的相似性为基础,设计了一个可时分复用的AES-128/192/256IP核,并针对Avalon总线接口规范,设计了相应接口及其地址空间的映射,使该IP核能够方便的作为NiosII系统自定义组件使用。该设计以精简硬件结构为目标,与传统的以吞吐率为目标的流水线模式AES加/解密系统相比,具有消耗硬件资源小,性价比突出的优点。同时利用FPGA的片上存储模块加快读写速度,在S盒的设计上采用可重构技术,并使整个设计具有了更高的安全性、可靠性与灵活性。该IP核采用硬件描述语言Verilog设计,利用QUARTUSII8.0进行了综合和布线,最终以Altera公司的EP2C20F484C6芯片为下载目标,其时序仿真可正常运行在100MHz的时钟频率下,该IP核可广泛应用于信息安全领域。     

基于SOPC的MPEG-4内核设计

针对MPEG-4的视频图像压缩,采用基于片上可编程系统芯片（SOPC）的知识产权核（IP核）的设计方法来实现。本设计在视频对象VO（Video Object）分割的基础上,对图像的采集、预处理和处理器模块进行背景DCT编码、量化编码、哈夫曼编码及纹理形状编码等,完成了主函数及可重复利用的IP核的设计。通过综合仿真得到仿真波形及压缩处理结果,并实现了在SOPC硬件开发平台上的下载。用可重复利用的IP核的方法来实现视频图像压缩,增强了系统的灵活性和扩展性,体现了本设计的创新。     

多轴伺服控制器的片上系统设计

针对数字伺服控制算法及片上系统集成技术的问题,依据矢量控制和伺服系统设计理论,建立了磁场定向矢量控制器、速度控制器和位置控制器等高性能IP核模型,开发了坐标变换、速度测量、SVPWM、反时限保护、PID调节器、电子齿轮、前馈控制及滤波器等关键算法模块,详细规划了各模块的调度时序。在此基础上,进一步集成了RISC微处理器模块,并采用时分复用设计方法,在FPGA工艺平台中最终实现了多轴伺服控制器片上系统。实验结果表明,该芯片能够接收脉冲命令、模拟命令或数字命令,既可以工作在位置控制模式,也可以配置为速度伺服或力矩驱动模式,每个轴的运行是相对独立的,并且控制参数在线可编程。     

基于IP核的智能化电器SOC设计与实现

提出了基于IP核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPGA上的硬件仿真和对实际构成的保护单元的实际测试 ,验证了芯片设计的正确性。在现有设计基础上通过IP复用 ,只需改变保护算法模块和重新设置数据与任务调度模块就能设计用于其他电力设备保护的芯片。该芯片和微处理器结合构成了当今比较理想的智能化电器设计硬件平台。     

基于IEEE 1500标准的IP核内建自测试设计

针对内建自测试（BIST）技术在SoC测试上的应用问题,提出了一种在IEEE 1500标准下对IP核的BIST设计方法。该方法根据IEEE 1500标准的测试结构和规范研究讨论了测试壳的各个组成单元,实现了测试壳在各种工作模式下的指令操作,并结合BIST的工作原理设计了测试控制器的结构和工作流程。最终以8位超进位加法器为例,在Quartus II环境下对整个测试系统进行了功能验证。验证结果表明,IEEE 1500测试壳可在BIST控制器作用下正确完成指令和数据传输,本设计对IP核的测试功能有效可行。     

基于SOPC的边界扫描测试控制器开发

本文阐述了一种新颖的基于SOPC边界扫描控制器的设计,提出了一种更加灵活、高效的嵌入式系统新解决方案.该方案将边界扫描测试子系统嵌入在Altera公司推出的低成本、高密度、具有嵌入式NIOS软核CPU的Cyclone Ⅱ系列的现场可编程阵列(FPGA)上,大大提高了系统设计的灵活性、边界扫描的测试效率.同时开发的具有自主知识产权的JTAG控制IP核模块为SOPC系统提供了一个颇有实用价值的组件,无需专用边界扫描测试设备即可实现系统的边界扫描测试功能.详细论述了基于SOPC的边界扫描控制器设计及JTAG总线控制IP核模块的开发.仿真及实验结果表明,此设计正确合理,能够进行有效的边界扫描测试.     

支持内嵌IP芯核测试的片上网络路由器技术研究

微系统芯片测试中一个主要问题是对内嵌IP芯核的测试存取。对于基于片上网络的微系统芯片,可复用片上网络测试内嵌IP芯核,提出了支持内嵌IP芯核测试的片上网络路由器结构,分析讨论了测试模式下的无拥塞路由算法,片上网络路由器分析模型以及在片上网络平台上的测试存取链配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络,建立了片上网络测试平台,可用于分析被测芯核的测试时间和路由/交换算法。最后,使用测试基准电路集ITC’02中的微系统芯片基准电路d695进行了实验验证。     

DDR SDRAM与FPGA的高速接口设计

双倍数据率同步动态随机存储器(DDR SDRAM)以其大容量、高速率和良好的兼容性在许多领域得到了相当广泛的应用。本文对DDR SDRAM的工作原理、控制器的结构、接口和时序进行了介绍和分析。利用IP核设计了存储控制器,实现了DDR SDRAM与FPGA的高速接口。通过软件仿真和硬件实验测试,证明了本设计的正确性和可行性。     

一种基于Avalon总线PCI从设备IP核设计

在工程实践中,如何实现上位机与Qsys系统之间的无缝链接,一直是设计中的重点。针对以上问题,本文提出了基于Avalon总线的PCI从设备IP核的设计方法,以嵌入式IP软核的形式取代原有专用接口芯片。设计按照自顶而下设计流程,首先给出了PCI从设备的RTL级模块划分,并详细设计了其mealy型状态机,然后将Avalon总线与PCI总线实现片内互联,最终开发了一个具有自主知识产权的IP软核。该IP核符合PCI 2.2标准,可进行资源自动配置,实现数据正确读写,还实现了PCI总线与Nios II处理器之间的数据传输,验证了该设计的正确性和可行性。     

基于FPGA的数字温度计设计

为了采用FPGA技术开发出低成本的温度测量系统,通过分析数字温度传感器DS18B20的单总线通信协议,严格按照传感器的通信时序要求,使用有限状态机（FSM）设计出了DS18B20的单总线通信控制器（IP核）。并以此单总线控制器为核心在EP2C8Q208C8 FPGA开发板上开发出了完整的温度测量与显示系统,最终的测试结果表明,所设计的单总线控制器不但能够稳定驱动DS18B20进行温度参数的测量,而且在FPGA片上构建的测温系统硬件实现代价低至了410个逻辑单元、完成一次温度测量的用时也只有754.7 ms。     

基于STM32与异步FIFO的乒乓模式高速数据采集系统设计

针对电力行业光纤光栅传感器数据采集速率不足、功耗高等问题,设计了一种基于STM32与异步FIFO的高速数据采集系统。该系统以STM32为核心,通过采用TIADC结构来实现双通道交替采样,提高了系统采样率;各通道内利用两片异步FIFO实现乒乓缓存技术,完成了信号数据的高速存储与实时处理,并通过WIFI通信将数据传输到上位机。试验证明：该数据采样系统实现了低功耗的高速数据采集,存储深度为16 K,最高采样率可达200 Msample/s,可满足电力行业工程需求。     

基于MAX125的14位同步数据采集系统研制

介绍了一个高精度多路同步数据采集系统的设计及其在电力系统中的应用，该系统基于GPS同步时钟原理，以MAXl25为数据采集芯片，W77E58单片机为控制器，采用两片双口RAM，通过ISA总线与PC机进行数据交换。     

基于LabVIEW的PMSM伺服控制器测试系统设计

介绍使用NI公司的LabVIEW软件开发永磁同步电动机伺服控制器测试系统,该系统在PMSM控制器运行的过程中,使用数据采集卡PXI-6133进行数据采集,实时记录并可存储数据.用户可根据试验数据修改伺服控制器参数,使伺服系统性能更加优越.实验测试结果表明:该测试系统界面简洁,操作便利,工作性能稳定,系统维护简单、可扩展性好.     

基于FPGA新型位置预估算法的实现方案

提出一种新型位置预估算法,设计了适于在现场可编程门阵列FPGA上实现的全数字硬件实现方案,详细给出了各个模块的设计方法。仿真和实验结果表明了稳态时的位置精度较高。该方案解决了用DSP软件实现该算法的总体速度较慢、实时性差的缺点,完全能够满足高性能伺服驱动的要求,而且还可以与嵌入式处理器、其他功能模块或IP芯核等结合构成片上可编程系统。     

基于工业以太网的嵌入式运动控制器研究

深入探讨工业以太网的研究现状及发展趋势,提出一种基于工业以太网的片上可重构嵌入式运动控制器体系结构,在此基础上利用Xilinx公司的MicroBlaze32位微处理器IPCore进行原型系统实现。实验结果表明,本运动控制器的总体设计方案是正确可行的。