SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

基于FPGA的可层叠组合式SoC原型系统设计

为解决单片FPGA无法满足复杂SoC原型验证所需逻辑资源的问题,设计了一种可层叠组合式超大规模SoC验证系统。该系统采用了模块化设计,通过互补连接器和JTAG控制电路,支持最多5个原型模块的层叠组合,最多可提供2 500万门逻辑资源。经本系统验证的地面数字电视多媒体广播基带调制芯片(BHDTMBT1006)已成功流片。     

基于Xilinx UltraScale+VU9P FPGA的SoC原型验证系统研究

为应对So C设计规模增大、功能复杂化带来的芯片验证耗时太长的问题,通过讨论SoC系统与FPGA原型核心板资源的架构,按照从ASIC到FPGA的移植原理,设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统。系统基于Xilinx Vivado工具完成逻辑综合、实现,并完成硬件子系统设计。使用逻辑电平转换器芯片,将FPGA原型的1.8V转换为SoC设计IO为3.3V电平的PAD,实现对3.3V标准电平的兼容。通过实验,在该系统上完成了大规模高性能SoC的软硬件协同验证,结果表明系统实现设计预期功能,有助于加快芯片整体的验证速度。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

基于FPGA组的ASIC验证原型系统和逻辑分割算法的研究与实现

随着ASIC设计规模的增长和问题复杂度的增加，传统的逻辑验证方法已难以满足应用的要求。基于FPGA组的验证方法能有效缩短系统的开发周期，可提供更快、更彻底的验证，更能满足逻辑验证的需要。本文对验证系统的可配置互连结构和ASIC逻辑分割算法进行了研究，提出了相应的实现方法。     

大规模SoC设计中的高效FPGA验证技术的研究与实现

一种针对大规模SoC设计的高效FPGA验证流程,分析了该流程所涉及的关键技术:通用硬件平台设计、FPGA软件环境设计和软硬件协同验证等。采用这些技术,FPGA平台可以快速且真实地模拟芯片应用平台,从而实现软硬件并行设计和协同验证。该验证流程已灵活应用于大规模SoC项目设计中,大大提高了SoC产品的研发效率。     

基于FPGA的SoC/IP 验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

ARINC 659总线接口芯片的FPGA原型验证

ARINC659总线是一种高速高可靠性的航空电子机架内部总线,主要用于机架内部各个在线可更换模块之间的通信。介绍了ARINC659总线的结构和基于该总线结构开发的一种小型化高集成度的总线接口芯片。为了进行该芯片的原型验证,开发了基于ARINC659总线架构的FPGA原型验证平台。描述了FPGA验证逻辑的结构,并举例说明了具体的验证流程和验证结果。实验证明,使用该平台和相应的验证流程,极大地提高了验证效率,为芯片的成功投片提供了可靠的保证。     

基于FPGA的SoC/IP验证平台的应用

基于FPGA的验证平台能够缩短SoC芯片的开发时间,提高验证工作的可靠性,并具有可重用性。利用Xilinx公司的FPGA作为一个基于标准总线连接的IP模块验证平台,并将待验证IP模块综合后下载于FPGA中,通过软硬件协同验证的方法,验证了待测IP模块的正确性。通过介绍SPI模块的验证方法,给出了基于FPGA的SoC/IP验证的软件设计思路。     

基于模拟存储器的FPGA原型验证系统

当前ASIC功能验证流程中,FPGA原型验证系统的可调试性一直是制约验证速度的重要障碍。本文提出了一种模拟存储器技术,即将FPGA板上的存储请求映射到PC机上,由PC机上的软件模拟存储器的行为。通过此技术,功能验证工程师可以非常方便地记录和分析测试用例的执行轨迹,以及设置访存事务级的断点等,大大增加了验证板的可调性。同时,模
拟存储系统的设计复杂度和成本也低于由硬件实现的大容量存储系统,有助于降低FPGA原型验证板的设计复杂度。     

基于FPGA的GPS接收机基带处理硬件在环系统

针对GPS跟踪环路参数调试繁琐复杂、FPGA反复编译耗时多的问题,设计了一种基于FPGA的GPS接收机基带处理硬件在环系统。该系统以FPGA设计的GPS基带处理为核心,完成卫星信号的采集和基带信号处理,并将处理结果通过以太网实时传送到Simulink设计的跟踪环路进行处理,在处理完成后反馈到FPGA的基带处理单元,完成卫星信号的捕获和跟踪。经测试,该系统实现了卫星信号的捕获和跟踪,验证了该平台的有效性和准确性,提高了GPS跟踪环路的设计、调试、验证、实现的效率,对快速开发卫星导航芯片和系统具有积极作用。     

基于FPGA的GPS基带产生与控制模块设计

全球定位系统(GPS)基带信号可以用于导航定位设备的研发、性能测试以及生成式欺骗干扰信号的产生。针对一种基于现场可编程门阵列(FPGA)的GPS基带信号产生与控制模块进行研究,主要通过硬件电路设计和软件代码编写,利用FPGA生成C/A码、P码,利用直接数字式频率合成器(DDS)产生L1、L2载波等功能,实现了多路可控增益GPS信号同时输出。测试结果表明,本设计输出增益可调、输出频点可控,可以为射频模块提供多路基带信号及控制信号。     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

通用音频解码器验证系统设计与实现

设计并实现了一个基于FPGA的音频解码器验证系统.同传统的验证系统相比,系统不仅具有很强的通用性,还具有良好的可扩展性和强大的图形化显示功能,可以很方便地对各种音频解码器进行片上验证.该系统的实现缩短了音频解码器的片上验证周期,有助于研究人员提高工作效率,具有很大的实用价值.     

基于FPGA技术的GPS数据加密系统设计研究

针对GPS测量系统数据传输过程中的安全问题,采用FPGA技术设计了GPS数据加密系统.系统移植MD5算法到NIOS中对系统口令加密,并设计DES IP对GPS数据加密.实验表明,该设计可有效防止GPS数据被非法窃取,具有安全性强、速度快、操作简便等特点.     

基于FPGA的GPS同步时钟装置的设计

在介绍了GPS同步时钟基本原理和FPGA特点的基础上,提出了一种基于FPGA的GPS同步时钟装置的设计方案,实现了高精度同步时间信号和同步脉冲的输出,以及GPS失步后秒脉冲的平滑切换,给出了详细设计过程和时序仿真结果。