多电源混合电压SoC的全芯片ESD设计实例

SoC是含有微处理器、外围电路等的超大规模集成电路,具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,SoC的ESD设计成为设计师面临的一个新的设计挑战。文章详细介绍了一个复杂的多电源、混合电压专用SoC芯片的全芯片ESD设计方案,并结合电路特点仔细分析了SoC芯片ESD设计的难点,提出了先工艺、再器件、再电路三个层次的分析思路,并将芯片ESD总体解决方案中的关键设计重点进行了逐一分析,最后给出了全芯片ESD防护架构的示意图。该SoC芯片基于0.35μm 2P4M Polycide混合信号CMOS工艺流片,采用文中提出的全芯片ESD防护架构,使该芯片的HBM ESD等级达到了4kV。     

基于PXI架构的导航信号模拟器设计

介绍了通用导航信号模拟器模块化设计方案,该设备体积小、结构简单、便于携带、可扩展性强。采用标准PXI机箱结构,基于总线设计。板卡采用模块化设计,方便功能扩展。PXI零槽充当上位机,完成数据仿真和电文生成;通用射频信号产生板卡产生动态信号,完成多星合成信号产生。设计可以完成多星多模导航信号模拟,可广泛应用于GPS、Galileo、Compass等导航系统。     

一种11位80MS/s分段式电流舵DAC的设计与验证

基于SMIC 0.13μm CMOS工艺,在3.3V/1.2V(模拟/数字)双电源下,设计了一种11位80MS/s的数/模转换器(DAC)。电路采用分段式电流舵结构,高6位为温度计码,低5位为二进制码。该DAC应用于无线通信SoC的模拟前端。IP核尺寸为960μm×740μm,功耗40mW,电路仿真结果显示,DAC的最大积分非线性误差和微分非线性误差分别为0.5LSB和0.3LSB。在20MHz输出信号频率和80MHz采样率下,DAC差分输出的SFDR为80dB。设计的电路已经通过MPW流片验证,给出了DAC芯片照片与实测数据。     

导航SoC验证平台数据传输与信息存取技术

导航SoC的验证依赖于大批量中频数据的测试以及输出信息的统计分析,海量数据的高效传输和处理成为难点之一。文中研究导航SoC验证平台的运行同步、中频数据实时传输以及调试信息存取技术,提出了基于网络协议的平台框架,采用关系型数据库对信息进行组织和管理。通过该平台,能够控制导航SoC的运行,实现数据回放和调试信息分析。平台模块之间采用TCP/UDP协议进行通信,可以拓展到分布式的架构,以适应将来导航芯片的设计验证需求。     

多模增强型卫星导航接收机芯片的机遇与挑战

本文介绍了全球卫星导航系统研究现状和发展趋势,分析了全球卫星导航系统的市场需求和应用前景,并指出卫星导航接收机向多模增强型方向发展的必然趋势,最后详细阐述了多模增强型卫星导航接收机芯片技术的架构和解决方案。     

低压CMOS带隙基准电压源设计

基准源是模拟集成电路中的基本单元之一,它在高精度ADC,DAC,SoC等电路中起着重要作用,基准源的精度直接控制着这些电路的精度。阐述一个基于带隙基准结构的Sub-1 V、低功耗、低温度系数、高电源抑制比的CMOS基准电压源。并基于CSMC 0.5μm Double Poly Mix Process对电路进行了仿真,得到理想的设计结果。     

阵列式CMOS细胞电信号传感芯片

介绍了一种采用0.6μm标准CMOS工艺实现的阵列式细胞电生理信号传感芯片。该芯片集成了6×6单元有源传感阵列、模拟多路选择器、输出缓冲器、参考源和数字控制电路,实现了传感电路和后端信号处理电路的单片化集成。传感单元面积为60μm×60μm,包含15μm×15μm的传感电极和有源预处理电路,线性放大幅值范围100μV～25mV的微小信号,电压增益为40dB。同时单元电路采用相关二次采样工作模式,采样信号可经后续差分电路除去固定模式噪声,提高传感器的精度。在标准CMOS工艺基础上,应用lift-off工艺对电极进行后续加工,提高其生物测量适应性。并通过封装技术的改进,使芯片适合在电解液环境下工作。在溶液中的模拟生物电学测试验证了芯片的功能。     

开放式多模导航接收机设计

单北斗或GPS导航接收机以及传统整体式的设计已不能满足当前导航接收机在不同领域的深入应用,具有高效、可靠、可控的深度开发能力的多模导航接收机设计是推进北斗导航应用的重要因素.以自主研发的多模导航为核心,结合未来导航终端发展技术特点,提出一种基于组件设计方法的开放式多模导航接收机,对多模兼容及开放式设计方法展开研究并建立接收机开发流程.内容包括:首先,分析多模导航SoC及接收机开发原理;其次,阐述基于组件的开放式多模导航接收机设计,并提出针对不同硬件平台的多层次软件开发流程;然后详细介绍以算法为核心的组件设计关键技术及可配置开发方法;最后,总结并验证实现该开放式多模导航接收机,提出下一步研制重点.     

基于8位CPU核的混合信号SoC验证技术

教模混合系统芯片（SoC）验证技术是SoC设计中的一个难点。文中基于8051核总线构建一个8位SoC设计验证平台,利用NC-SIM的数字仿真环境和Hsim的模拟仿真环境相结合的方式,对整个混合电路进行验证。该验证环境是建立在IP复用规范的基础上,具有很强的可移植性。同时该环境使用的激励文件和IP可以被一起设计复用,因此在仿真精度和仿真速度都能够得到保障的前提下,可以大大减轻电路混合验证的工作量。通过该混合验证环境,成功设计一个8位SoC芯片,功能和性能指标都达到用户要求。     

GPS卫星信号模拟源控制字计算和DSP数据接口

随着4大卫星导航系统的日益增强,卫星信号接收机也在快速发展,卫星信号模拟源的研制开发也随之越来越重要。文中介绍了基于"DSP+FPGA"架构的GPS卫星信号模拟源,可模拟产生多颗卫星信号,并详细描述了模拟源DSP算法中载波和码控制字计算部分,以及DSP的接口设计。文末给出了GPS信号源的定位结果及定位误差,验证了信号源设计的正确性。     

基于SoC的多系统卫星导航信号处理平台研究

通过对多系统卫星导航在时间基准、信号处理及坐标基准等方面的兼容性研究分析， 设计了一种基于 SoC 架构的多系统卫星导航信号处理平台方案。方案充分利用不同导航系统的互操作兼容特性，通过软硬结合、硬件共享降低了平台复杂度，并达到性能提升、功耗降低、成本降低的目的，以提供精确、安全的导航定位服务。     

一种基于开关电容的可配置多模滤波器

设计了一种基于开关电容的可配置多模滤波器,由模拟信号处理模块、数字控制模块和参考电压电流源组成;通过数字控制模块配置滤波器工作在旁路、低通、带通、自适应工作状态,同时实现低通滤波器截止频率和带通滤波器中心频率可调;自适应滤波器截止频率和中心频率能准确跟随输入信号主频率.整个电路基于SMIC 0.18μm CMOS工艺实...     

一种共源共栅自偏置带隙基准源设计

在分析带隙基准理论的基础上,针对SoC芯片的1.2V数字电路供电,设计一个低功耗低温度系数、高电源抑制比的带隙基准源。电路由一个与绝对温度成正比(PTAT)电流源和一个绝对温度相补(CTAT)电流源叠加构成,采用低压共源共栅自偏置结构来减少镜像失配和工艺误差对电路的影响。在SMIC0.13μm混合信号CMOS工艺下,电源电压为2.5V时,使用Cadence Spectre对电路进行模拟,结果表明可实现1.2V输出电压,电源抑制比在低频段为-86dB、高频段为-53dB,温度系数为12×10-6/℃、功耗为0.57mW。带隙电压基准源的版图面积为75μm×86μm。     

弛张振荡器在高精度体温计芯片中的应用

设计了一款基于弛张振荡器的温度测量电路,通过参考/感应振荡器电路,将热敏电阻的阻值变化转变成数字化的频率信号送系统处理。弛张振荡器使用了具有施密特触发器相同功能的RS触发器,降低了芯片对工艺的要求,便于在低电压和宽温度范围正常工作。该温度测量电路被成功地应用于一款便携式电子体温计芯片,芯片采用0.5μm 1.5 V DMSP CMOS工艺,面积为1 250μm×1 260μm,在1.1 V的低电压下测量精度高达0.05°C,工作电流为30μA,待机电流为0.2μA。     

基于动态元件匹配的CMOS集成温度传感器设计

利用CMOS工艺下衬底型双极晶体管的温度特性,设计了一种精度较高的温度传感器.动态元件匹配的应用很好地解决了由于集成电路工艺误差引起的不匹配对温度传感器性能的影响.采用CSMC 0.5μm混合信号工艺仿真,结果显示,该温度传感器精度是0.15℃,线性度是0.15%.多个芯片实测结果表明:温度传感器精度小于0.6℃,线性度小于0.68%,功耗为587μW,芯片面积为225μm×95μm,输出为模拟电压信号,便于采集,为后端处理和应用提供方便.     

基于动态元件匹配的CMOS集成温度传感器设计

利用CMOS工艺下衬底型双极晶体管的温度特性,设计了一种精度较高的温度传感器.动态元件匹配的应用很好地解决了由于集成电路工艺误差引起的不匹配对温度传感器性能的影响.采用CSMC 0.5μm混合信号工艺仿真,结果显示,该温度传感器精度是0.15℃,线性度是0.15%.多个芯片实测结果表明:温度传感器精度小于0.6℃,线性度小于0.68%,功耗为587μW,芯片面积为225μm×95μm,输出为模拟电压信号,便于采集,为后端处理和应用提供方便.     

可移动式生物电势测量系统模拟前端设计

本文介绍了一种应用于可移动式生物电势测量系统的连续可变增益/带宽的模拟前端电路设计。本模拟前端可以对不同类型的生物电势信号进行放大和整形。为了优化电路功耗和简化电路结构,模拟前端只采用了两级放大电路。此外,对于关键晶体管的设计使电路不再需要斩波电路。系统的等效输入噪声为1.19μVrms (0.48-200Hz). 芯片在SMIC 0.18μm 工艺下进行流片。测试结果显示,虽然芯片的功耗在3V的电压下功耗只有32.1μW ,但却能成功地抓取到生物电势信号。     

混合信号系统级芯片仿真

1 SoC设计方法的变革SoC芯片已经由数字SoC全面转向混合信号SoC，混合信号SoC中整合了复杂的数字处理器、存储器、数字逻辑、IP、高性能的模拟和混合信号功能、通讯协议、加解密算法、驱动程序、实时操作系统以及应用程序等。因而混合信号SoC成为真正意义上的系统级芯片。混合信号SoC设计中芯片的仿真和验证将成为芯片设计的关键。基于平台的设计（PBD）理念成为SoC致胜的法宝，基于平台的设计方法在进一步光大TDD和BBD确保设计质量、提升设计生产力的同时更加关注广泛的设计复用以及设计层次化。系统级设计，抽象的设计描述，混…     

百万门系统级芯片的后端设计

采用0.18μm及以下工艺设计高性能的VLSI芯片面临着诸多挑战,如特征尺寸缩小带来的互联线效应、信号完整性对芯片时序带来的影响、时序收敛因为多个设计变量的相互信赖而变得相当复杂,使百万门级芯片版图设计师需深入物理设计,选用有效EDA工具,结合电路特点开发有针对性的后端设计流程。文章介绍了采用Synopsys公司Astro后端工具对一款百万门级、基于0.18μm工艺SoC芯片后端设计的过程,分为后端设计前的数据准备、布局规划、电源设计、单元放置及优化、时钟树综合、布线等几个阶段进行了重点介绍。同时考虑到深亚微米工艺下的互联线效应,介绍了如何预防串扰问题以及在整个布局布线过程中如何保证芯片的时序能够满足设计要求。     

高精度低功耗电流采样电路设计

为了实现低功耗高精度电流检测,文中设计了一种基于运算放大器的具有对称结构的电阻采样结构,该结构不仅实现采样电压和采样电流的高线性度,而且能实现对微弱采样信号的可靠检测。设计的电路架构中包含5个电流-电压转换阶段,基于Hspice仿真,设计电路内部匹配电阻网络,以减小输入失调电压对采样的影响,拓展共模输入范围。该采样电路架构通过某0.35μm BCD工艺实现,版图面积仅为0.12 mm2,实测结果证明其工作电流小于1μA,采样电压检测精度高达5 mV,且具有高速响应能力。