共查询到18条相似文献,搜索用时 99 毫秒
1.
(一)问题:CRC纠错码 2001年第1期擂台赛的问题是:对一段数据,请编一程序,基于一个r次CRC多项式对每k位插入r位,构成原数据段的检错码数据:同时再编写另一程序,用于接受方对数据的检错与数据还原。 相似文献
2.
3.
通过对数字通信差错控制编码技术的具体分析,提出了适合智能传感器与微机数据无线传输的CRC码差错检测方法。 相似文献
4.
5.
6.
7.
针对CAN协议中提出的串行CRC检验原理,给出其硬件实现方法及具体实现时应需注意的技术问题,给出了RTL级的VHDL代码。为了提高CRC编码的生成速度和CRC检验的效率,介绍了CRC检验的并行原理,并针对CAN协议中CRC编码的生成多项式推导出了8位并行CRC编码的逻辑关系式。最后对串行和并行两种实现方式进行了性能对比,并给出了为满足CAN协议而进行CRC编码时应注意的问题。 相似文献
8.
提出利用信息学编码理论中的线性纠错码LECC来改善当前计算机网络中进行大型数据传输时存在速度慢、可靠性低等问题。线性纠错码方法对数据进行分块冗余编码,在有损信道(如Internet)上传输编码块。接收端只要接收到足够数量的编码包,就可解码出初始数据信息,无需反馈信道,减少包应答及丢失包重传的时间。实验结果表明,LECC编码传输平均只要接收到比源数据包多4%的编码包即可完成解码。对于大型文件传输,编解码及冗余包的传输所增加的负载比传统差错控制小,有效地提高了信道的可靠性及传输效率。 相似文献
9.
10.
11.
程序中某一点的数据流状态与软件的执行路径有关。程序中的部分错误与变量所处的状态相关。提出的MUST数据流和MAY数据流反映了数据流的执行路径具有相关性的特点。根据不同变量的管理特点,从程序的控制结构出发,详细讨论了影响变量状态的各种因素及其之间的关系,提出了基于程序控制结构的、以基本块为最小程序单位的静态数据流分析方法,为精确地进行数据流分析提供了依据。 相似文献
12.
控制网络通信中差错控制系统的研究与实现 总被引:1,自引:0,他引:1
基于数字通信系统中差错控制机制的基本理论,针对工业环境中干扰比较严重的情况下,提出了一种混合差错控制系统来保证工业控制网络通信的实时性和可靠性,并对其中主要的差错控制编码方法进行了数学模型研究与软件实现,最后分析了该差错控制机制的性能。实际应用结果表明该混合差错控制系统在保证一定吞吐量的同时能减少信道误码率,有效地提高了工业控制网络的通信能力。 相似文献
13.
14.
侧信道分析技术经过20多年的发展,凭借其强大的分析能力及广阔的应用范围,业已成为密码学界研究的热点.而相关能量分析技术则是侧信道分析领域最常用也是最有效的分析方式.本文针对相关能量分析方法无法确认出错的子密钥位置的缺陷,设计了一种后向检错方案,以AES算法为例对算法流程进行了介绍.本方案利用AES算法列混合输出处的能量波形与对应中间值汉明重量的线性关系,通过计算此相关系数,划定阈值的方式,以达到判别出错的密钥字节所在的列混合位置,减小搜索空间的效果,并在密钥枚举过程中,对当前候选子密钥的正确性做出判断,最终构建了一种能够将四个列混合分而治之,四组子密钥分别恢复的密钥搜索方式.实验证明,即使单个字节密钥猜测准确率下降到70%,传统相关能量分析方法几乎无法恢复密钥时,后向检错方案仍能达到60%以上的成功率,成功地将达到相同成功率的波形条数需求减少了30%. 相似文献
15.
16.
USB中的CRC校验原理及其Verilog HDL语言实现 总被引:4,自引:0,他引:4
在数据和控制信息中加上循环冗余码是通用串行总线(USB)协议中一个重要的错误检测措施。接收端通过进行循环冗余校验(CRC),可以检测包在传输过程中是否发生损坏。硬件描述语言Verilog HDL常用于数字电子系统性设计,设计者可用它进行各种级别的逻辑设计。介绍了循环冗余码基本原理、USB协议中的循环冗余校验以及CRC校验的串、并行设计和Verilog HDL代码实现。 相似文献
17.
RoboCup小型足球机器人无线通讯中的编解码实现和性能分析 总被引:2,自引:0,他引:2
文章提出了一种用于RoboCup小型组比赛的无线通讯编解码方法,简要介绍了编解码通讯系统硬件的架设,并给出了数据包的格式设计,详细说明了发送端编码和接收端解码的软件流程,最后提出了一种适用于RoboCup小型组比赛的无线通讯系统性能分析方法。 相似文献
18.
利用FPGA开发板,结合Verilog-HDL硬件描述语言设计出了差错控制的信道编译码系统,应用于16位的数字语音信号和混沌信号的通信平台。实验表明此设计可以提高通信系统的可靠性。 相似文献