一种无记忆的真随机数发生器

基于传统的振荡采样电路,设计了一种无记忆的真随机数发生器,从理论上保证了输出是相互独立的.采用弹性函数作为后处理,以较小的硬件代价改善了随机数的统计性能.用纯数字电路在FPGA平台上实现,并验证了该真随机数发生器的性能.测试结果表明该真随机数发生器具有较高的数据输出率和良好的统计特性,适合应用于密码系统中.     

一种基于FPGA实现的真随机数发生器

本文分析和实现了一种基于FPGA的真随机数发生器,采用对延迟链各级输出同时采样的方法来增加输出序列的随机性。电路为纯数字形式,50MHz采样时钟采得的输出数据可以无需后处理,直接通过随机性测试,且未发现随机性与采样频率存在显著联系。     

物理真随机数发生器的设计

为了得到平稳的随机信号,设计了一种应用于智能卡的物理真随机数发生器。采用振荡采样的方法将噪声源产生的抖动噪声转变为随机数。同时,在发生器输出级运用由异或链、线性反馈移位寄存器组成的后处理模块,消除外部干扰导致随机数发生器产生的偏差和自相关性。通过设计在线检测电路,实时检测随机序列的质量。理论研究和仿真测试证明,该方案能生成均匀、彼此独立的随机信号。     

True Random Number Generator With a Metastability-Based Quality Control

We present a metastability-based true random number generator that achieves high entropy and passes NIST randomness tests. The generator grades the probability of randomness regardless of the output bit value by measuring the metastable resolution time. The system determines the original random noise level at the time of metastability and tunes itself to achieve a high probability of randomness. Dynamic control enables the system to respond to deterministic noise and a qualifier module grades the individual metastable events to produce a high-entropy random bit-stream. The grading module allows the user to trade off output bit-rate with the quality of the bit-stream. A fully integrated true random number generator was fabricated in a 0.13 mum bulk CMOS technology with an area of 0.145 mm².     

一种基于噪声的真随机数发生器的ASIC设计与实现

提出了一种应用于密码系统的硬件随机数发生器的ASIC实现,即通过振荡采样把相位噪声转变为随机数.为了使输出平稳,在输出级设计了异或链和伪随机网络.理论研究和仿真测试证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片在1 MHz时钟下输出满足随机性测试的串行随机数.     

一种基于锁相环的真随机数发生器

对高质量随机数的要求与日俱增,导致了真随机数发生器受到广泛关注;系统芯片技术的出现和发展,提出了实现片上随机数发生器的需要;鉴于这两个现实状况,该文提出了一种基于锁相环噪声源的随机数发生器实现方法.实验结果表明该方法具有真随机性,易于实现和系统集成.     

基于压控振荡器的真随机数发生器设计

通过对频率抖动机理的研究,提出一种基于压控振荡器（Voltage-Controlled Oscillator,VCO）的真随机数发生器（True Random Number Generator,TRNG）设计方案.该方案将电阻热噪声放大后作为VCO的控制信号使其振荡频率在中心频率附近随机抖动.VCO所产生的慢振荡信号对周期固定的快振荡信号采样生成原始随机序列,然后利用后处理电路提高序列均匀性并消除自相关性.通过热噪声发生器调节VCO的中心频率可实现序列比特率和随机性之间的权衡.所提电路采用SMIC 55nm CMOS工艺设计,芯片面积0.0124mm²,比特率10Mbps,平均功率0.81mW.输出的随机序列通过NIST SP 800-22测试.     

一种基于亚稳态的真随机数发生器

设计实现了一种64位输出的真随机数发生器。在传统Fibonacci环形振荡器和Galois环形振荡器的基础上,通过控制电路使环形振荡器的输出在亚稳态与稳态之间不断切换,为生成的随机序列引入真随机性。通过加入后处理模块,提高随机序列的质量和增加每比特的熵,并利用DES算法实现随机序列的重新组合。利用FPGA进行实验验证后,最终集成在一个加密USB盘控制器芯片内,产生的随机序列通过了NIST SP800-22标准检测。采用110 nm CMOS工艺,该芯片实现了批量生产。     

利用竞争冒险的真随机数发生器设计

针对真随机数广泛应用的现状,基于振荡器采样和反馈电路竞争冒险机制,分析和设计了一款真随机数发生器。采用VHDL语言为描述工具,以纯数字IP核的形式提供了该发生器,并给出了一种与微控制器OC8051 IP核的挂接方法。选用Ahera Cyclone—Ⅱ FPGA开发板对随机数发生器进行验证,结果表明其逻辑和时序工作稳定,且随机数产生速率可达7．85M／s,完全通过7种随机性检测,可应用于实际的工程开发中。     

一种基于FPGA的Latch结构真随机数发生器

提出一种基于FPGA的高熵真随机数发生器,采用非传统锁存器结构,并结合改进的随机数采集方法来获取真随机数。相对于FPGA上广泛采用的真随机数发生器,该高熵真随机数发生器具有较低的资源消耗。与参考方法相比,改进的随机数采集方法有效提升了数据产生速率。实验结果表明,该真随机数发生器对于温度(20 ℃~80 ℃)和电压(0.9~1.1 V)的变化具有较高的鲁棒性,所产生的真随机数均能通过NIST随机性测试。在正常工作条件下,随机数产生速率为14.2 Mbit/s。     

故障扰动下振荡环型真随机数发生器安全特性及度量方法研究

作为密码安全性的根源,在各类密码体制和系统中,真随机数起着不可替代的重要作用。现实中,真随机数往往基于随机物理过程实现,从而使其可能遭受环境引入或攻击者恶意施加的影响,造成随机数生成质量的下降,进而对密码应用安全性产生威胁。该文以当前广泛应用的基于振荡环的真随机数发生器(RO-TRNG)为对象,对故障注入场景下,熵源和熵抽取部分受到的影响及由此造成的安全性变异进行了深入分析和研究,并基于捕获偏置度提出了能够充分反映故障扰动场景下RO-TRNG安全特性的度量模型。实验表明,该度量模型能够很好地反映在遭受故障扰动时,RO-TRNG在抖动方差累积和节拍延迟链上升沿捕获概率偏置等方面受到的影响,并对RO-TRNG在高危复杂环境下的安全性实施客观分析。     

混沌随机数发生器的设计

为了使由模拟电路实现的混沌随机数发生器可以在标准数字CMOS工艺上实现,设计了一类基于MOS电容的混沌随机数发生器,可以作为一个通用IP,用于SOC的设计.当电路工作时,用于电容设计的MOS管的栅极与衬底之间形成耗尽层,利用串联补偿方法提高电容的线性度.所设计的混沌随机数发生器已经在TSMC的0.25μm、标准的数字n阱COMS工艺进行流片,对芯片的测试工作也已完成,测试结果显示,生成的随机数具有良好的随机性能.     

利用细粒度采样的低开销双输出异或门真随机数发生器研究

真随机数生成器(TRNG)是安全应用中的关键构建模块,能够为数据加密、随机数和初始化向量提供高质量的随机位。环形振荡器(RO)TRNG是一种广泛的应用设计,以支持各种与安全相关的应用。但是,在FPGA中实现RO TRNG时通常会产生很高的硬件开销。因此,一种基于双输出异或门单元的低开销RO TRNG在该文中被提出,仅使用单个可配置逻辑块即可构建TRNG的熵源。通过多相位细粒度采样机制,将电路抖动有效地采集捕捉到。所提RO TRNG在AMD Xilinx Viretx-6和Artix-7两款FPGA上进行实现与验证,实验结果表明,所提RO TRNG硬件开销低,能够产生质量满意的随机序列。     

混沌随机数发生器的设计

为了使由模拟电路实现的混沌随机数发生器可以在标准数字CMOS工艺上实现,设计了一类基于MOS电容的混沌随机数发生器,可以作为一个通用IP,用于SOC的设计.当电路工作时,用于电容设计的MOS管的栅极与衬底之间形成耗尽层,利用串联补偿方法提高电容的线性度.所设计的混沌随机数发生器已经在TSMC的0.25μm、标准的数字n阱COMS工艺进行流片,对芯片的测试工作也已完成,测试结果显示,生成的随机数具有良好的随机性能.     

Very High-Speed True Random Noise Generator

In this work an original CMOS implementation of a discrete-time deterministic-chaos algorithm for random bit generation is presented. The proposed circuit topology prevents the degradation of the generated-sequence statistical properties that can be caused by several factors, including the parameter spreading of the technological processes. Experimental results show that, with a final rate of 3 Mbit/s, the circuit is compliant with the most recent security requirements for cryptographic modules issued by the American National Institute of Standards and Technologies.     

一种分段线性映射的混沌随机数发生器特性研究

该文通过对确定性混沌演化本质的分析和对其系统状态空间的划分,使它转变为一个各态历经的信息源以用于设计随机数发生器。然后又分析了一种混沌的分段线性映射的特性,如:混沌吸引子与点吸引子,信源熵与冗余度以及混沌映射产生的序列的分布特性。此外,利用开关电容电路技术用TSMC 0.25m CMOS数模混合工艺实现了此分段线性映射。测试结果表现出非常好的抗干扰性能。     

一种基于混沌原理的真随机数发生器

选取一维分段线性混沌映射函数设计真随机数发生器的随机源,具体分析了函数中各参数对输出序列随机性和电路稳定性的影响.通过改进函数在混沌吸引盆外的映射关系,成功解决了真随机源电路在各种噪声干扰和器件失配影响下所可能存在的失效问题,显著提高了电路的稳定性.该混沌函数以电压作为迭代变量,电路采用了负反馈形式的运放、采样保持电路和逻辑判断电路等模块,并运用了电荷再分配技术.以该随机源构成的真随机数发生器不但具有理想的随机性,在1M bit/s的输出速率下,平均功耗不超过0.3mW,可广泛应用在SoC等嵌入式环境中.     

量子保密系统真随机源的实现

研究了基于物理随机源的方法产生真随机码：即用基于晶体二极管pn结齐纳击穿电压的随机性产生随机的电平信号,然后利用电压比较器甄别噪声电压,从而获得随机二进制序列,可用于控制量子保密通信系统的位相调制器,从而产生随机量子码。研制的随机二进制码理论上最大码率200kbit／s。     

基于混沌的高速随机数发生器

基于混沌的随机数发生器采用了离散时问的决定论混沌系统。决定论混沌的一个本质特征是对初始值的敏感依赖性。由于初始值是一个模拟电路的初值，对于数字测量系统是永远无法逼近或达到的，它的偏差使得测量系统产生的符号序列以后有着充分大的分离，从而使得符号序列不可预知、不可再现，具有真随机的特性。在分析了一类分段线性映射的决定论混沌系统的基本特性后，设计了由开关电容电路等组成的模拟电路。为了保证随机序列的分布特性，针对CMOS电路中主要的噪声，即MOS管的热噪声与闪烁噪声，设计时建立了二种噪声仿真模型；同时为了加快分析的效率和速度，提出了一种快速分析方法。最后，采用NIST标准进行了测试。     

基于振荡器的真随机数发生器的研究

以基于振荡器的真随机数发生器为研究对象,理论分析了影响随机数发生器输出随机性的关键因素.对影响随机性的因素给出不同的参数选取,并使用Matlab软件对各种条件下输出序列的0/1概率差进行了计算,分别验证了采样时刻、高频占空比等因素对真随机数发生器输出的影响,给出了能够提高基于振荡器采样的真随机数发生器随机性的具体方法.所得的结论对设计一个具体的基于振荡器的真随机数发生器具有明确的指导意义.