GAS分析及其移植的实现

GAS(GNU Assembler)是自由软件基金会的GNU工程的一个开放源代码的汇编器，它目前支持多种目标处理器和多种目标文件格式。本文通过对GAS进行分析，重点研究对其进行移植需要进行的工作。然后根据我们面对的目标处理器的特点和要求，对GAS进行了具体的移植工作，说明了移植的步骤和难点等。该工作成果已经成功地应用到该处理器的研制工作中。     

基于嵌入式系统的交叉汇编器的研究与实现

本文论述了一个基于嵌入式系统的GNU交叉汇编器的研究与实现。首先介绍了目标处理器的体系结构,然后分析了GNU汇编器的一些基本数据类型和它的工作机制,最后论述了如何从GNU汇编器移植到目标机为MIPSX处理器的交叉汇编器。     

面向软基站高密集度计算的创新DSP的反汇编器研究

面向高密集度计算的创新DSP,其研究工作主要包括创新DSP(FT-Matrix)芯片设计以及与芯片配套的高效编译器、汇编器、反汇编器、链接器与集成开发环境研制。提出了一种基于创新DSP指令集和体系结构的变长指令反汇编器,并允许使用宏汇编预处理命令。     

面向VLIW处理器的GAS汇编器实现

DSP处理器采用VLIW结构提高了指令级并行度,同时也增加了为其开发汇编器的难度.本文在汇编器GAS(GNV Assemblor)的基础上,讨论了为VLIW结构DSP开发汇编器的关键技术.该技术通过分析汇编指令的串并行信息为DSP产生指令包;通过相关性检查改善了代码膨胀问题,在保证汇编器功能正确的同时,提高了性能.     

微程序汇编器的设计与实现

本文叙述了微程序汇编器的多种设计方法,比较了有关方法的优缺点。结合一个在POP-11机上实现的,已在实际使用的微汇编器,讨论了实际实现微汇编器时遇到的一些问题。并就编写微汇编器所使用的语言,伪指令的设置,各种选择开关的使用,错误信息的输出,目的代码和指令映射器代码的生成,高级微汇编器等问题进行了初步探讨。     

CASL汇编器的设计与实现

介绍了一种教学实验系统CASL汇编器的设计过程,并使用了一种改进了的两次扫描算法实现CASL汇编器。实验表明,用该算法是实现的汇编器运行效率高,是一个功能完善、实用的教学实验系统。     

LT-SP2汇编器的设计与实现

流处理器体系结构的研究是当今的一个热点,而核级汇编器在流处理器的验证和应用中举足轻重。LT-SP2是一款支持短向量操作的多核流处理器,一条指令能对多个计算单元进行操作。针对LT-SP2的体系结构及系统容错问题,采用了编译程序自动构造方法,提出了冗余备份和校验机制,在此基础上给出了汇编器框图,并实现了支持LT-SP2的汇编器。实验结果证明,所设计的汇编器功能正确,提升了流计算系统的容错性能。     

从1394 VHDL代码移植看FPGA设计

通过从基于FPGA设计的1394物理层芯片与链路层芯片合并为一个FPGA芯片且由双端口升为三端口的VHDL代码移植过程，介绍1394芯片基本原理和移植中所产生的问题解决办法，阐述FPGA芯片设计的代码规范化的重要性以及一些基本技巧。     

单片机汇编器的设计与实现

单片机开发系统主要由单片机交叉汇编程序和仿真程序两个模块组成，其中单片机交叉汇编程序是由单片机汇编器来实现。本文主要介绍了汇编器设计方法及实现过程，通过运用传统的两遍扫描的算法．并对不同的模块进行了划分和优化。我们可以通过简单的模块改动就能使其应用于不同类型的单片机中。     

自定义指令集处理器及其工具链设计

针对一种可重构通信基带处理平台提出自定义的处理器指令集,对该指令集进行了编译器的移植和汇编器、连接器的设计,为该平台中的处理器建立了一套开发工具链,并进行了一系列测试.测试结果表明,本文提出的处理器指令集完全能够满足系统要求,建立的工具链能够生成高效的可执行代码.     

嵌入式加密芯片功耗分析攻击与防御研究进展

功耗分析攻击成为嵌入式加密芯片的最大威胁,它破解密码芯片密钥比穷举法要快得多,是一种新的密钥攻击方法.对功耗分析攻击与防御成为近年来研究的热点问题,功耗分析模型是研究功耗攻击与防御的基础,在对功耗攻击模型研究进展进行评述后,分别对功耗分析攻击与防御进行综述,功耗攻击从简单功耗分析攻击、差分功耗分析攻击和高阶差分功耗分析攻击进行比较,防御从算法级和电路级进行对比,并对文献进行了分类整理.通过对国内外研究进展的总结和对比,为特定领域的嵌入式加密芯片提供抗功耗分析攻击解决方案,最后对进一步研究的问题进行了展望.     

基于用户描述的可配置汇编器

针对传统固定指令集处理器的汇编器开发周期长、无法及时适应可配置处理器指令集需求变化的问题,提出一种基于用户描述的可配置汇编器的设计和实现方法,高度抽象汇编器中依赖指令集的部分,通过对指令集高层次描述,快速将指令集的变化映射到汇编器源代码上。实验结果表明,该方法可降低汇编器50％左右的开发工作。     

教学计算机系统的设计与实现

为计算机硬件系列的课程教学和实验研制了一种全新的实验计算机系统，该计算机１６位字长，硬件（包括ＣＰＵ）子系统和软件（包括指令系统）子系统完全自行设计，配置合理，设计新颖，实验性能强，运算器部件选用位片结构器件实现，控制部件有用微程序方案，支持动态微程序设计，在监控程序支持下，能接入多种外设，在不同入出方式下完成输入／输出操作几年的教学使用效果令人满意。     

普及型教学计算机系统的设计与实现

文章介绍了对计算机硬件系列的课程教学和实验研制的一种全新的实验计算机系统。该计算机８位字长,硬件（包括ＣＰＵ）子系统和软件（包括指令系统）子系统完全自行设计,配置合理,设计新颖,实验性能强。运算器部件选用位片结构器件实现,控制器部分采用微程序或组合逻辑方案实现,在监控程序支持下,能接入多种外设,在不同方式下完成输入／输出操作。有比较高的性能／价格比,使用效果令人满意。     

Assemblers for micro-computers

An assembler which provides facilities for programming in assembly language for the Intel 8080A micro-computer is described. This assembler is a single pass self-assembler and it requires a storage of 2K bytes. The assembler has been designed to be operated from a keyboard to develop programs in assembly language. It allows subroutine calls and nesting of subroutines to any depth. It flashes syntax errors, if any, while an instruction is being keyed in. The most important feature of the assembler is that it does not require costly peripherals such as floppy discs, cassette tapes, etc. It operates through a keyboard with letters (A-Z), Arabic numerals (0–9) and some special characters to accommodate mnemonics used in label, opcode and operand fields of programs in the assembly language. A display facility will be greatly helpful. In this paper, design and implementation details of assembler are presented. The authors have the view that assemblers for other micro-computers can be designed and implemented on similar lines. Though implementation may slightly differ from one micro-computer to another, the design details will mostly remain the same.     

Characterizations and extensions of pushdown translations

A device called a pushdown assembler has been recently introduced and has been shown capable of defining exactly the syntax directed translations (SDT's). The output operation of the pushdown assembler can be extended in a natural way to obtain a more powerful device called a type B pushdown assembler (or B-machine). A B-machine can define SDT's more simply and directly than the original pushdown assembler. B-machines can also define many interesting translations which are not SDT's. In this paper the B-machine is defined and compared with the original pushdown assembler. The properties of B-machine translations are investigated and it is shown that, as with SDT's, there exists a natural infinite hierarchy of B-machine translations.     

一种结合硬件特征的并行内存故障检测方案

针对March类内存检测算法越来越复杂、检测时间越来越长,且更适用于对嵌入式内存芯片的检测等问题,提出一种结合硬件特征的并行内存故障检测方案。该方案包括2种并行检测方法:(1)根据DDR2的结构和工作原理设计的芯片级并行,可以并行检测一个DDR2内部的多个内存芯片。(2)根据访存控制器的结构和工作原理设计的访存控制器级并行,可并行检测多个DDR2内存条。对于芯片级并行,访存带宽越大,即并行检测的芯片个数越多,并行效果越好,从1个芯片到并行检测8个芯片,内存的检测时间几乎是呈线性递减的。对于访存控制器级并行,访存控制器数量越多并行效果越好,从1个LMC到2个LMC,内存的检测时间几乎减少了一倍。实验结果表明,2种并行检测方法不仅能够成倍加快检测速度,而且更适用于用户对内存的检测。