CMOS运算放大器的辐照和退火行为

介绍了CMOS运算放大器电路经电离辐照后,在不同偏置及不同退火温度下,运放整体性能参数、电路内部单管特性及功能单元电路的节点电流、电压的变化规律,分析了引起运放辐照后继续损伤退化的基本原因.结果显示,运放电路辐照后的退火行为与偏置及温度均有较大的依赖关系,而这种关系与辐照感生的氧化物电荷和Si/SiO2界面态密度的增长与退火直接相关.     

OP07运算放大器的电离辐射损伤和退火特性研究

对ＴＴＬ双极运算放大器的ＯＰ０７进行了＾６０Ｃｏγ和１ＭｅＶ及１．５ＭｅＶ电子电离辐实验，研究了ＯＰ０７的电离辐射响应特性和抗总量辐射水平，并通过研究其电离辐照第三参数辐照后在室温和１００℃高温条件下随时间的变化关系，分析了在电离辐射环境中双极运算放大器的损伤机制及参数失效机理，为该类器件在卫星等电离辐射环境下的可靠应用，提供实验依据。     

CMOS运算放大器的电子和~(60)COγ辐照效应及退火特性

研究了LF7650CMOS运算放大器电路在1MeV电子和~60Coγ两种不同辐射环境中的响应特性及变化规律，并通过对其电高辐照敏感参数，辐照后在室温和100℃高温条件下，随时间变化关系的分析，探讨了引起电参数失效的机理。结果表明，由于电离辐射产生的界面态增加，引起的多数载流子迁移率的减小，导致MOSFET跨导的下降，是造成CMOS运算放大器电路失效的主要机制，也是引起1MeV电子辐照的损伤敏感度明显大于~60Coγ射线的原因所在。     

CMOS运算放大器和电压比较器

ＣＭＯＳ运算放大器和电压比较器曾庆贵根据被处理信号的性质，集成电路有数字集成电路和模拟集成电路之分。数字集成电路又称逻辑电路，是指能够对数字信号进行算术或逻辑运算的电路，如门电路、触发器、计数器和寄存器等；而模拟集成电路是对模拟信号（即连续变化的信号...     

CMOS运算放大器电离辐照的后损伤效应

介绍了CMOS运算放大器经60CoY辐照及辐照后在不同温度下随时间变化的实验结果，并通过对差分对单管特性和电路内部各单元电路损伤退化的分析，探讨了引起电路“后损伤”效应的原因。结果表明，由辐照感生的氧化物电荷和界面态的消长及差分对管的不匹配，是造成电路继续损伤劣化的根本原因。对于CMOS运算放大器电路，在抑制辐照感生的氧化物电荷和界面态增长的同时，改善电路间的对称性和匹配性，对提高电路的抗辐射能力是至关重要的。     

一种CMOS电流型运算放大器

本文描述一种全差动输入、差动输出的电流型运算放大器（ＣＯＡ）。该放大器采用三个第二代电流转换器（ＣＣＩＩ）作为基本单元部件。在全对称电流型反馈放大器中能提供恒定的增益－带宽乘积或者在互阻抗反馈放大器中提供恒定带宽。该放大器的增益－带宽乘积为３ＭＨｚ，失调电流为０．８μＡ（信号范围±７００μＡ），理论上转换速率极大。此放大器采用２．４μｍ标准ＣＭＯＳ工艺实现。     

一种轨至轨CMOS运算放大器的设计

采用华虹NEC0．35μml P2M工艺，设计了一种利用比例电流镜控制的恒跨导R2R输入级及AB类控制输出级的运放结构。仿真结果表明，在2．5V共模输入电压，10pF负载电容和1M负载电阻并联时取得了56dB开环电压增益，60°相位裕度和2．4MHz的单位增益带宽。     

不同结构CMOS运算放大器电路的电离辐射效应

介绍了在相同工艺条件下,N沟和P沟输入两种不同结构CMOS运算放大器电路的电离辐照响应规律及各子电路对电特性的影响情况.结果表明:由辐照感生的氧化物电荷引起的N沟镜像负载的不对称是导致P沟输入运放电特性衰降的主要机制;而由氧化物电荷和界面态引起的N沟差分对的漏电增大则是造成N沟输入运放电路性能变差的主要原因.     

不同结构CMOS运算放大器电路的电离辐射效应

介绍了在相同工艺条件下 ,N沟和 P沟输入两种不同结构 CMOS运算放大器电路的电离辐照响应规律及各子电路对电特性的影响情况 .结果表明 :由辐照感生的氧化物电荷引起的N沟镜像负载的不对称是导致 P沟输入运放电特性衰降的主要机制 ;而由氧化物电荷和界面态引起的 N沟差分对的漏电增大则是造成 N沟输入运放电路性能变差的主要原因     

不同注F剂量与CMOS运放电路辐照损伤的相关性

在不同注F剂量条件下,对P沟和N沟两种不同差分对输入CMOS运放电路的电离辐照响应进行了研究.分析比较了注F和未注F运放电路电离辐照响应之间的差异.结果表明,在栅场介质注入适量的F,可有效抑制辐照感生的氧化物电荷尤其是界面态的增长,从而提高CMOS运放电路的抗辐照特性.     

一种双频段CMOS低噪声放大器

描述了一个可同时处理输入信号在937.5 MHz和408 MHz频段,应用于数字对讲机射频前端的双频段CMOS低噪声放大器(LNA)。所有的输入输出都被匹配到50Ω。芯片采用0.18μmCMOS工艺制造。仿真结果显示,在1.5 V供电电压下,937.5 MHz时,LNA的噪声系数、功率增益和偏置电流分别为0.92 dB、19.0 dB和6.0 mA;408 MHz时,分别为0.72 dB、20.9 dB和3.0 mA。据笔者所知,这是首个可以处理频率低至408 MHz信号的双频段CMOS低噪声放大器。     

低功耗CMOS集成运算放大器的研究与设计

基于0.35μm N阱硅栅CMOS标准工艺,设计了一个工作电压为±2.5 V的CMOS两级全差分运算放大器。通过采用密勒电容和调零电阻串联的补偿电路,有效地改善了电路的频率响应特性,提高了转换速度,使该两级运算放大器在获得较大输入共模范围和输出摆幅的同时,还获得了较高的增益及相位裕度,满足便携式电子产品的低功耗、高性能要求。Cadence SpectreBSIM3V3模型仿真结果表明,在10 GΩ负载电阻和1 pF负载电容并联的条件下,该两级运算放大器的功耗为3 mW,开环直流电压增益为73 dB,单位增益带宽达到90 MHz,相位裕度为47°。     

High-Speed CMOS Sample-and-Hold Amplifier

A newly designed sample-and-hold(S/H) integrated circuit based on the 1.5 micron N-well CMOS technology for 8-bit high-speed analog to digital converter is described. It can realize the 40-MHz sampling rate and 8-bit resolution. The good performance of S/H circuit benefits from the use of a newly designed regulated cascode operator amplifier, which has a DC gain of 140-dB, unity-gain bandwidth of 407-MHz, phase margin of 53 degree and power consumption of 90mW. It is superior to the operator amplifier of 60-dB, 107-MHz, 13 degree, and 33mW respectively, which is used in the similar S/H circuit based on the 0. 8 micron technology and designed by Michio Yotsuyanagi.     

2.4 GHz CMOS功率放大器设计

利用CMOS工艺设计的功率放大器具有制造成本低的优点。介绍一种使用中芯国际（SMIC）公司0．18μ CMOS工艺设计的A类功率放大电路。采用单端两级放大。结构简单并且能够稳定工作。该功率放大器中心工作频率为2．4GHz。电路用Cadence公司的SpectreRF工具进行模拟,1dB压缩点输出功率22dBm，最大输出功率24dBm，可应用于蓝牙系统发射模块。     

High-Speed CMOS Sample-and-Hold Amplifier

The sample-and-hold (S/ H) circuit is a key module for many applications[1 ] totransform a continuous time signal into discrete one. In analog to digital (A/ D)converters,the front-end of the S/ H amplifier must be of both high speed...     

CMOS图像传感器总剂量辐照效应及加固技术研究进展

CMOS图像传感器(CIS)在空间辐射或核辐射环境中应用时,均会受到总剂量辐照损伤的影响,严重时甚至导致器件功能失效.文章从微米、超深亚微米到纳米尺度的不同CIS生产工艺、从3T PD(Photodiode)到4T PPD(Pinned Photodiode)的不同CIS像元结构、从局部氧化物隔离技术(LOCOS)到浅槽隔离(STI)的不同CIS隔离氧化层等方面,综述了CIS总剂量辐照效应研究进展.从CIS器件工艺结构、工作模式和读出电路加固设计等方面简要介绍了CIS抗辐射加固技术研究进展.分析总结了目前CIS总剂量辐照效应及加固技术研究中亟待解决的关键技术问题,为今后深入开展相关研究提供理论指导.     

一种高电源抑制比CMOS运算放大器

解释了基本两级CMOS运算放大器电源抑制比(PSRR)低的原因;提出了只通过改变偏置结构来提高CMOS运算放大器PSRR的方法.采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,结果显示:通过改变偏置结构,运算放大器的PSRR在一个很宽的频率范围内比传统运算放大器可提高20 dB以上.     

低压低功耗CMOS电流反馈运算放大器的设计

通过在输出级采用电阻反馈,以增强负载驱动能力,采用隔离补偿电容,以消除低频零点等方式,设计了一种性能较高的CMOS电流反馈运算放大器。在1.5 V电源电压下,当偏置电流为1μA,负载电容为80 pF时,采用BSM3 0.5μm CMOS工艺进行HSPICE仿真。结果表明,该电路结构达到了76 dB的开环增益、312 MHz单位增益带宽、62°相位裕度,139 dB共模抑制比,功耗仅为0.73 mW。