共查询到19条相似文献,搜索用时 62 毫秒
1.
2.
3.
4.
5.
设计并制作了基于绝缘体上硅(SOI)材料的1×16阵列波导光栅(AWG).该AWG器件的中心波长为1 550 nm,信道间隔为200 GHz,采用了脊型波导结构.首先确定了波导的结构尺寸以保证单模传输,并利用束传播法(BPM)模拟了波导间隔、弯曲半径和锥形波导长度等参数对器件性能的影响,对器件结构进行了优化,同时也利用BPM方法模拟了器件的传输谱.模拟结果显示:器件的最小信道损耗为4.64 dB,串扰小于-30 dB.根据优化的器件结构,通过光刻等半导体工艺制作了AWG,经测试得到AWG器件的损耗为4.52~8.1 dB,串扰为17~20 dB,能够实现良好的波分复用/解复用功能. 相似文献
6.
平滑陡直的Si深槽刻蚀方法 总被引:1,自引:0,他引:1
Si深槽刻蚀技术在MEMS器件加工中具有重要的作用,现有的刻蚀方法在选择比和各向异性问题上各有优缺点.常用的Bosch工艺采取了钝化与刻蚀交替进行的措施,但具有侧壁粗糙的缺点.提出了不同于Bosch工艺的新刻蚀方法,采用刻蚀反应和淀积钝化反应同时进行并保持化学平衡的方法,取得了平滑陡直的刻蚀效果.在电感耦合等离子体刻蚀机ICP-98A上的实验结果表明,在直径100 nim的光刻胶掩蔽Si片上,刻蚀深度为39.2 pm,光刻胶剩余4.8 μm,侧壁表面满足平滑陡直的要求. 相似文献
7.
感应耦合等离子休技术用于熔融石英表面凹凸光栅的刻蚀 总被引:2,自引:0,他引:2
感应耦合等离子体(ICP)刻蚀技术是一种新的干法刻蚀技术,具有刻蚀速率高和各向异性刻蚀等优点,并且能够独立控制等离子体密度和自偏置电压。然而,在利用这种技术进行刻蚀的过程中,经常会发生聚合物的沉积,从而阻碍了刻蚀过程的继续。我们报道了在熔融石英表面刻蚀光栅时不产生聚合物沉积的技术,给出了优化参数。所制作的熔融石英普通光栅和600线/mm的高密度光栅的表面很干净,没有聚合物沉积。光栅衍射效率的实际测量值和预期的理论值吻合得很好。最后还研究了ICP技术的刻蚀速度.刻蚀均匀性和过程可重复性等参数。 相似文献
8.
9.
基于SOI材料的阵列波导光栅的制作 总被引:1,自引:0,他引:1
采用ICP刻蚀的方法,在SOI材料上制作出了中心波长为 1. 5509μm、信道间隔为 200GHz的 5×5阵列波导光栅(AWG).测试中心波长与设计值相差 0. 28nm,测试波长间隔与设计值相差在 0. 02nm之内,相邻信道串扰接近10dB,信道插入损耗均匀性为 0. 7dB,测试结果表明该器件能够初步达到分波功能. 相似文献
10.
11.
12.
13.
采用0.35μmSiGeBiCMOS工艺设计了一个1∶2分接器,核心电路单元采用经过改进的电路结构实现。由于传统的发射极耦合逻辑结构(ECL)电路的工作速度不能达到要求,对此加以了改进,在发射极耦合逻辑结构中增加一级射极跟随器,形成发射极-发射极耦合逻辑(E2CL)结构,从而提高电路的工作速度。测试结果显示,所设计分接器的工作速度可以达到40Gb/s。整个电路采用单电源5V供电,功耗为510mW。 相似文献
14.
15.
16.
17.
18.
19.
Wu Zhigang Zhang Weigang Wang Zhi Kai Guiyun Yuan Shuzhong Dong Xiaoyi Utaka K Wada Y 《半导体学报》2006,27(8):1347-1350
报道了一种用电子束曝光的方法在绝缘体上硅的脊状光波导上制做布拉格光栅的技术.考虑到实际的光子学集成的应用,讨论了这个带有布拉格光栅的脊状光波导的优化设计,给出了该布拉格光栅的测试和理论模拟结果.通过薄化绝缘体上硅的波导层的厚度和光栅的深腐蚀加工,获得了高达30cm-1的光栅耦合系数. 相似文献