仪器漏电引起的CMOS电路闩锁

以某整机在调试过程中发生的一只CMOS驱动门电路的闰锁失效为例，具体分析了测试仪器感应漏电引起CMOS电路闩锁的现象、机理和原因，具有一定的典型性。     

应用虚拟仪器(VI)技术开发集成电电路闩锁测试系统

闩锁(latch-up)效应严重影响了CMOS集成电路的可靠性,如何对其进行快速有效地测试是很有必要的,本文主要介绍了代表了当今世界测试仪器技术发展方向的虚拟仪器技术(VI)及其在开发集成电路闩锁测试系统过程中的应用.     

CMOS电路的最大动态功耗计算和测试生成＊

本文首先提出,CMOS电路的最大动态功耗计算,可以通过计算在特定输入序列作用下电路中的不变门数的最小值来实现。本文提出的极性推导、赋值法可以快速求解不变门数的最小值,并生成相应的输入序列。该算法与电路的输入变量数无关。     

冒险共振现象及其在CMOS电路最大功耗估计中的应用

随着集成电路工艺的不断提高，CMOS电路规模不断增大，功耗成为集成电路设计主要指标之一。文章首先以多位比较器为例，阐述了存在于部分多位电路功能块中的冒险共振现象；然后给出其在VLSI电路最大功耗估计中的应用。ISCAS85电路集实验结果证实了文章思路的有效性。     

监测CMOS IC关键失效的微电子测试结构

介绍了ＣＭＯＳ ＩＣ的静电放电微电子测试结构，叙述了双极－ＭＯＳ兼容的闭锁效应和闭锁滞后现象的微电子测试结构，并对测试结果进行了讨论。     

提高CMOS电路抗闩锁能力的阱源结构设计

提出了一种较好的抗闩锁CMOS结构——阶源结构.对阶源结构和常规结构的CMOS反相器进行了电触发闩锁特性和激光器辐照实验研究,就实验结果进行了分析讨论.     

CMOS掉电保护电路

介绍了一种提高单片机运行可靠性的片内掉电保护电路，该电路可以检测电源电压的降低状况，并按规定的要求在电源电压降至下限阈值时启动内部复位产生器，从而复位ＣＰＵ并保证使其处于复位状态直至电源电压恢复正常。该ＣＭＯＳ掉电保护电路由取样电阻、１．２Ｖ参考电压源和ＣＭＯＳ电压比较器组成，并结合片内复位逻辑完成掉电保护功能。     

CMOS电路IDDQ测试电路设计

针对CMOS集成电路的故障检测,提出了一种简单的IDDQ静态电流测试方法,并对测试电路进行了设计。所设计的IDDQ电流测试电路对CMOS被测电路进行检测,通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷。测试电路的核心是电流差分放大电路,其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间,以检测异常的IDDQ电流。测试电路仅用了7个管子和1个反相器,占用面积小,用PSpice进行了晶体管级模拟,实验结果表明了测试电路的有效性。     

CMOS IC抗闩锁,抗静电的测试及防护措施的研究

通过对三种ＣＭＯＳ Ｃ４０６９电路抗闩锁灵敏度、抗静电敏感度测试的研究和比较,提出高可靠性电路的质量评估。除对器件功能参数（直交流参数）高低温参数测试外,还必须对抗闩锁、抗静电敏感度进行测量和评估,可真实反映器件的可靠性。避免ＣＭＯＳ器件在包装,运输和使用中带来隐患,提出静电防护措施。     

SCR器件在CMOS静电保护电路中的应用

静电放电(ESD)对CMOS电路的可靠性构成了很大威胁。随着CMOS电路集成度的不断提高，其对ESD保护的要求也更加严格。针对近年来SCR器件更加广泛地被采用到CMOS静电保护电路中的情况，文章总结了SCR保护电路发展过程中各种电路的工作机理。旨在为集成电路设计人员提供ESD保护方面的设计思路以及努力方向。     

CMOS电路在使用中应注意的问题

CMOS电路的应用极其广泛,但在使用中若不注意便有一些容易忽略的问题发生。本文以CMOS数字电路(又称逻辑电路,以下简称IC)为例,介绍一下笔者在实际使用中的一些体会,以供参考。1.IC的管脚识别IC在使用中,首先要会正确识别IC的管脚排列。国产的CC4000系列采用双列直插式塑料封装。一般     

使用CMOS电路需注意的有关问题

<正> 集成电路可分为TTL和MOS电路(主要以CMOS为主)两种。TTL以高速度见长,MOS电路则以低功耗著称。使用CMOS电路时,除了要认真阅读产品说明书或有关资料,了解其引脚分布情况及极限参数之外,还应注意以下问题: (1)在安装电路、改变电路连接、插拔CMOS器件时,必须切断电源,否则CMOS器件很容易受到极大的感应或电冲击而损坏。     

CMOS电路数字密码锁的设计

数字密码锁具有操作简便、保密性好等特点,而采用ＣＭＯＳ集成电路组成数字密码锁控制装置,更兼有电源范围宽、功耗低和工作可靠的优点,可广泛用于家庭及保险箱柜等场合,是目前比较理想的保安锁具。１．　控制要求数字密码锁的实际控制对象是电磁锁的电磁线圈,可规定线圈断电为落锁或加锁,线圈通电为开锁。电磁线圈一般为交流线圈（特殊情况下也可采用直流线圈）,可用数字密码电路驱动中间继电器来控制其电流通断。本文所述ＣＭＯＳ电路数字密码锁能满足下列控制要求：（１）该锁具有可重复８位密码开启功能,且在输够８位密码后进行…     

CMOS电路的低功耗设计技术

ＣＭＯＳ集成电路随着规模和速度的迅速提高以及在便携式电子产品中的广泛应用，电路功耗已成人们关注的关键问题。本文重点叙述了降低ＣＭＯＳ电路功耗的主要途径和低功耗设计技巧。     

CMOS电路反向电压保护方法

本文提出并分析了能保护CMOS电路不受外围连接错误(如电源电压的反向等)影响的几种电路结构。找到了能够保护输入连接、输出连接以及电源电压连接的任何转换,使其不敢损坏电路的方法。设计目的是不管芯片的外围电路怎样连接,都能防止其发生永久性的损坏。通过分析和实验,发现这一目标是可以实现的。     

CMOS集成电路测试中的几个问题

作者根据多年来对CMOS集成电路测试过程中发现的一些技术问题,提出了解决办法。本文较详细介绍了CMOS器件的功耗概念,ΔI_(CC)参数的重要性及测试方法。对于近几年已引起集成电路厂商和军界重视的使用I_(CCQ)测试法发现工艺制造过程中可能存在的缺陷,作一简要介绍。文章还叙述了芯片测试过程中存在的波形反射及解决办法,对于因连线引起的参数误差,提出了修正措施。     

CMOS集成电路抗闩锁策略研究

以反相器电路为例，介绍了CMOS集成电路的工艺结构；采用双端pnpn结结构模型，较为详细地分析了CMOS电路闩锁效应的形成机理；介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成，这是CMOS集成电路得到广泛应用的根本保障。     

电流型多值CMOS电路的化简

本文提出了电流型多值ＣＭＯＳ电路的化简方法，该方法在关键在于寻找适合于电流型多值ＣＭＯＳ电路实现的覆盖，设计实例表明，本文提出的设计优于Ｇ．Ｗ．Ｄｕｅｃｋ等人（１９８７）的设计。