组合电路可测试性技术的研究

随着集成电路设计规模的不断增大,在芯片中特别是系统芯片SOC(system on a chip)中组合电路的可测试性设计方法变得越来越重要.本文采用内建自测试技术对组合电路进行可测试性设计,详细分析了组合电路内建自测试的实现原理.通过将测试生成及响应分析逻辑置入电路内部,提高了电路的可控制性和可观察性,从而可使该电路的测试和诊断快速而有效.最后对8位行波进位加法器的内建自测试设计过程进行了详细分析,并通过MAX pluslI将其实现.     

组合电路可测试性技术的研究

随着集成电路设计规模的不断增大,在芯片中特别是系统芯片SOC(system on a chip)中组合电路的可测试性设计方法变得越来越重要.本文采用内建自测试技术对组合电路进行可测试性设计.文中详细分析了组合电路内建自测试的实现原理,通过将测试生成及响应分析逻辑置入电路内部,提高了电路的可控制性和可观察性,从而可使该电路的测试和诊断快速而有效.最后对8位行波进位加法器的内建自测试设计过程进行了详细分析,并通过MAX plusⅡ进行了实现.     

基于可配置的2-D LFSR结构优化设计

线性移位寄存器由于具有较好的随机性而用于测试矢量生成,但是一维线性移位寄存器不能生成确定性向量。基于可配置的二维线性移位寄存器（2-DLFSR）矢量生成器,无需存储测试矢量,能生成期望的测试矢量。针对可配置的2-DLF—SR结构,提出了基于矩阵优化设计方法。首先,将期望的测试集划分为互不相容的相容输入集,再通过搜索最大相关项以确定可配置2-DLFSR的结构。经实例验证,该设计方案简单可行,硬件开销进一步减少。     

大规模芯片内嵌存储器的 BIST 测试方法研究

随着大规模芯片的块存储器(block random access memory,BRAM)数量不断增多,常见的存储器内建自测试(memo- ry build-in-self test,Mbist)方法存在故障覆盖率低、灵活性差等问题。为此,提出了一种新的基于可编程有限状态机的 Mbist 方法,通过3个计数器驱动的可编程 Mbist 控制模块和算法模块集成8种测试算法,提高故障覆盖率和灵活性。采用 Verilog 语言设计了所提出的 Mbist电路,通过 Modelsim 对 1 Kbit×36 的 BRAM进行仿真并在自动化测试系统上进行了实际测试。 实验结果表明,该方法对 BRAM 进行测试能够准确定位故障位置,故障的检测率提高了15.625%,测试效率提高了26.1%, 灵活性差的问题也得到了很大改善。     

基于等确定位切分的LFSR重播种方法

文中提出了一种新颖的基于确定位个数相等切分的LFSR(线性反馈移位寄存器)重新播种方法。针对确定性测试集中不同的测试向量所包含确定位的位数差异较大的特点,将所有测试向量串成一条数据流,按照确定位个数相等的策略对该数据流进行切分,然后对得到的新测试向量集进行LFSR编码,达到提高测试数据压缩率的目的。本方案解压结构仅需单个LFSR和一个简单的控制电路,且由于等长度的种子解压时测试数据传输协议简单。与目前国内外同类方法相比,具有测试数据压缩率高、解压结构简单及硬件开销较小等特点。     

基于电路分块方法的超大规模集成电路测试技术

随着集成电路工艺和规模的飞速发展,使得VLSI测试变得日益困难,因此测试技术成为VLSI领域的一个重要研究课题。在分析VLSI测试的瓶颈问题基础上,介绍了几种电路分块算法,分析了分块算法对于VLSI测试的必要性。利用分块算法将原始电路划分为若干子块有利于采用不同BIST结构对子块进行测试,使得一定时间内电路翻转次数降低,而功耗也随之降低;通过比较并行BIST和扫描BIST的实验结果,发现并行BIST获得的系统故障覆盖率高于扫描BIST。     

层次型结构片上网络测试方法研究

使用HDL硬件描述语言建模了在FPGA芯片中可综合实现的二维网状片上网络,在此基础上建立了片上网络测试平台。提出了一种新颖的基于全扫描和逻辑内建自测试的层次型结构片上网络测试方法,论述了层次型结构和非层次型结构SoC芯片测试方法的差异,给出了与IEEEStd.1500标准兼容的测试壳设计,测试响应特征分析使用空间和时间数据压缩技术。实验结果显示本文所提出测试方法能有效地减少测试时间和测试数据量,从而降低了整体测试成本。该方法适用于不同类型的片上网络。     

基于IEEE 1500标准的IP核内建自测试设计

针对内建自测试（BIST）技术在SoC测试上的应用问题,提出了一种在IEEE 1500标准下对IP核的BIST设计方法。该方法根据IEEE 1500标准的测试结构和规范研究讨论了测试壳的各个组成单元,实现了测试壳在各种工作模式下的指令操作,并结合BIST的工作原理设计了测试控制器的结构和工作流程。最终以8位超进位加法器为例,在Quartus II环境下对整个测试系统进行了功能验证。验证结果表明,IEEE 1500测试壳可在BIST控制器作用下正确完成指令和数据传输,本设计对IP核的测试功能有效可行。     

基于微程序设计的内建自测试技术研究

介绍了一种基于微程序构建的控制系统内建自测试体系,设计中运用了3种不同类型的微指令,将性线移位寄存器作为响应分析器,用于电路响应信号压缩;对自测试体系在测试诊断过程中各微程序执行的工作流程和诊断原理进行详细分析.基于微程序设计的控制系统诊断体系具有较高的故障诊断和检测效果,可精确定位系统中板级电路故障.     

一个基于扫描环的测试系统

从介绍扫描环的概念入手，详细叙述了一个基于扫描环的通用智能化测试系统的软硬件结构及其实现方法．     

一种数字组合电路多故障测试生成的高效算法

针对求解逻辑门数目比较多的组合电路故障测试矢量问题,特别是求解多故障测试矢量时布尔差分法需要进行大量的布尔表达式化简和求异或运算的问题,提出将复杂的布尔表达式简单划分为一些简短的布尔表达式.用一个树型结构将这些简短表达式组织起来,形成一棵方程树,再根据输出值只依赖于故障点变量的思想来求解测试矢量,避免了布尔表达式繁琐化简和大量求异或运算的问题,使得多故障测试生成问题简化.     

含FPGA电路板的测试诊断方法研究

随着微电子技术的不断发展,越来越多的FPGA等复杂逻辑器件应用到武器装备电路板上,使电路板结构功能日趋复杂,导致传统的方法已不能对该类电路板进行有效的测试.为此,文章首先通过对FPGA的结构分析来说明FPGA测试的特殊性与复杂性,然后针对各种测试方法的优缺点,提出一种LASAR软件与ATE测试平台相结合的方法.     

基于FPGA的并行PRBS序列的实现

本文从伪随机序列(PRBS——pseudo random sequence)的性能原理入手,介绍了一种以经典的线性反馈移位寄存器(LFSR——linear feedback shift register)电路为基础,采用并行处理方式的高速PRBS发生器,并在通用FPGA芯片上予以实现。该发生器在保证等效性的前提下,有效降低了工程实现的困难,为高速电子系统测试信号提供一种可行的解决方案。     

基于NEDC工况的动力电池使用寿命测试方法研究

针对目前动力电池的循环寿命测试方法和电动汽车用动力电池的行驶里程无法对应的问题,在电动汽车的实际使用工况统计数据的基础上,结合NEDC工况,设计了基于NEDC工况下的动力电池寿命测试方法。通过实验测试发现,该测试方法可以较为准确地反映动力电池在电动汽车上的行驶里程,对于评价动力电池在电动汽车上的应用性能具有很好的参考性。     

1100 kV GIS设备主回路绝缘试验电气参量估算方法研究

为了实现1100 kV气体绝缘组合电器(GIS)主回路绝缘试验的分段、设备选择以及参数匹配的合理性,提出一种电气参量估算方法。首先,概述主回路绝缘试验方法,阐述试验原理和加压程序。然后,综合考虑试验频率和设备容量等限制条件,提出了有无并联补偿两种情况下变频串联谐振装置试验能力的估算方法。接着,提出了指定试验范围时特高压GIS主回路绝缘试验电气参量的估算方法。最后,以某特高压GIS主回路绝缘试验为例,估算变频串联谐振装置的试验能力,验证指定试验范围时电气参量估算方法的准确性。该估算方法能够准确地评估变频串联谐振装置的试验能力,实现指定试验范围时电气参量的准确估算,为特高压GIS主回路绝缘试验的分段和设备选择提供了可靠的参考。     

一种基于有限状态机的电力电子电路控制方法的研究

电力电子设备的控制主要是控制电力开关管的导通和关断顺序以及开关管导通和关断时间,根据这一特征和负载回路的具体结构,可以将电力电子电路的这些特定的工作模态划分为不同的工作状态,并可将这些工作状态组合成一个具体的有限状态机.因此当电力电子电路的控制电路中引入有限状态机的概念后,电力电子电路的控制就变成了对不同状态转移条件的控制.为说明有限状态机的电力电子电路的建模和应用方法,本文通过对脉冲密度调制(Pulse Density Modulation)的有限状态机建模、仿真和试验证明了采用有限状态机来实现电力电子电路的控制,具有实现方便、硬件回路简单、控制灵活的特点,是一种比较理想的电力电子电路控制回路建模方法.