PEEC结合有理缩减技术分析高速集成电路中同步开关噪声

利用部分元件等效电路 ( PEEC)方法分析高速集成电路系统中同步开关噪声 ,该方法相比其它等效电路方法及全波分析方法 ,具有简单、效率高 ,并可以和无源电路阶数缩减方法结合 ,进行大规模缩减 ,从而进一步提高计算速度。通过对电路中两种典型结构体 (电源 /接地板 ,电源板 /信号线 /接地板 )上同步开关噪声的分析 ,表明这种方法是分析高速集成电路中同步开关噪声的高效方法。     

基于PEEC结合网络缩减算法和递归卷积分析高速MCM电路中同步开关噪声

本文提出了一种分析高速MCM电路系统中电源/接地板上同步开关噪声的高效方法,即基于PEEC结合块缩减算法和递归卷积公式.该方法具有参数提取简单、高效率、高精度特点.同时,还提出了一种分级建模方法,若已知小尺寸电源/接地板的时域宏模型,利用该方法可在时域直接分析大尺寸电源/接地板上同步开关噪声.最后,不仅运用平面电路公式验证了新方法的精度,而且还通过分析高速MCM电源/接地板上同步开关噪声的两个例子,进一步阐明该方法的精度高、效率高特点.     

高速集成电路系统中同步开关噪声分析

文章首次利用部分元等效电路(PEEC)方法分析高速集成电路系统中同步开关噪声。该方法与其它等效电路方法及全波分析方法相比,简单、效率高,并可以和无源电路阶数缩减方法结合,进行大规模缩减,从而进一步提高计算速度。通过分析电路中两种典型结构体(电源／接地板,电源板／信号线／接地板)未加去耦电容和加上去耦电容后同步开关噪声,表明这种方法具有高效性。     

高速多芯片组件同步开关噪声的二维特征法全波分析

高速多芯片组件（ＭＣＭ）广泛用于高复杂的系统中，而其中的同步开关噪声（ＳｉｍｕｌｔａｎｅｏｕｓＳｗｉｔｃｈｉｎｇＮｏｉｓｅ）是影响系统功能的重要因素，本文采用二维电磁模型模拟ＭＣＭ电源，接地板同步开关噪声，文中提出了一种新的时域电磁问题的数值方法－特征法，并用于求解上述问题，所得结果与ＦＤ－ＴＤ计算的结果和文献报道一致。     

PEEC结合有理缩减技术分析高速集成电路中同步开关噪声

利用部分元件等效电路（ＰＥＥＣ）方法分析高速集成电路系统中同步开关噪声,该方法相对其它等效电路方法及全波分析方法,具有简单、效率高,并可以和无源电路阶数缩减方法结合,进行大规模缩减,从而进一步提高计算速度。通过对电路中两种典型结构体（电源／接地板,电源板／信号线／接地板）上同步开关噪声的分析,表明这种方法是分析高速集成电路中同步开关噪声的高效方法。     

高速多芯片组件同步开关噪声的二维特征法全波分析

高速多芯片组件(MCM)广泛用于高复杂度的系统中,而其中的同步开关噪声(Simultaneous Switching Noise)是影响系统功能的重要因素.本文采用二维电磁模型模拟MCM电源、接地板同步开关噪声;文中提出一种新的时域电磁问题的数值方法特征法,并用于求解上述问题,所得结果与FD-TD计算的结果和文献报道一致.     

介质型EBG结构对同步开关噪声抑制的有限元分析

研究了介质型电磁带隙结构对高速电路中电源/ 地平面间同步开关噪声的抑制作用。该介质型电磁带隙结构在抑制同步开关噪声的同时未破坏高速信号的电流返回路径,使高速信号的信号完整性得以保持。利用电磁场有限元方法将电源/地平面间同步开关噪声抑制的三维问题转化成二维问题进行处理,提高了计算效率。分析了介质型电磁带隙结构的介电常数对噪声抑制带宽的影响,利用了三维全波电磁场仿真软件HFSS对二维数值结 果进行仿真验证,仿真结果与数值计算结果基本吻合,验证了二维数值算法的正确性。     

PCB设计中同步开关噪声问题分析

印刷电路板设计中的同步开关噪声问题是现代高速数字电路应用的瓶颈之一。介绍了一 种在电路板上施加同步开关报文和温度应力的可靠性测试方法,该方法可以有效暴露电路 板上的同步开关噪声问题。借助噪声测试和阻抗分析手段,对一个由该方法发现的异常问 题进行了分析,通过优化去耦电容和电源平面阻抗,抑制了电路板上的同步开关噪声, 问题得到了完美解决。最后,给出了一些在PCB设计中抑制同步开关噪声的方法和建议。     

隆宇2100B型升级版Hi-Fi功放机简介

一、创新技术方面: 本机凝集隆宇人自1992年以来发明的多项模拟音频转换、传输、放大领域的专有技术。 1.准乙类同步动态偏置技术,将丁类开关幅度超前(调宽)技术引入传统乙类功放偏置电路。 2.功放全信息反馈电路技术。 3.功放柔性动态偏置电路技术。 4.功放平衡分频输入电路技术。 5.功放供电电源分频编码宽频带整流滤波电路技术。 6.将传统功率放大电路部分的元器件大印制板浓缩成     

基于ANSYS 的DDR4 SDRAM 信号完整性仿真方法研究

半导体技术快速发展,双倍数据速率同步动态随机存取存储器(Double Data Rata Synchronous Dynamic Random Access Memory, DDR SDRAM)的信号完整性问题已成为设计难点。文中提出了一种基于ANSYS 软 件和IBIS 5. 0 模型的DDR4 SDRAM 信号完整性仿真方法。利用IBIS 5. 0 模型中增加的复合电流(Composite Current) 、同步开关输出电流等数据,对DDR4 SDRAM 高速电路板的信号完整性进行更准确的仿真分析。仿真结果 表明:高速信号在经过印制板走线和器件封装后,信号摆幅和眼图都有明显恶化;在仿真电路的电源上增加去耦 电容后,信号抖动和收发端同步开关噪声(Synchronous Switching Noise, SSN)都得到明显改善;在不加去耦电容的 情况下,将输入信号由PRBS 码换成DBI 信号,接收端的同步开关噪声有所改善,器件功耗可以降为原来的一半。     

两则简易的密码锁电路

电路如图1所示，该电路由电源部分、CD4066模拟开关、按钮和阻容元件、继电路和三极管等组成。在电路中，四双向模拟开关CD4066的4个开关S1-S4互相串联作为主控开关，其4个控制端分别接阻容元件，组成秘密键和伪码键。SB6、SB7、SB3、SB5为密码键，SB1、SB2、SB4、SB8为伪码键。当在有限的时间内按完SB6、SB7、SB3、SB5后，     

SSN研究及其在VLSI设计流程中的应用

本文详述了同步开关噪声(SSN)影响VLSI电路可靠性的一个主要因素:芯片-封装界面的寄生电感.根据在芯片中插入电源/地线引脚,减小芯片-封装界面的寄生电感的思想,提出一种简便有效的基于SSN性能的输出驱动器优化布局方法并将之集成到VLSI设计流程中.用0.6微米CMOS工艺进行了验证.结果表明 :该优化设计可有效降低SSN对VLSI电路可靠性的影响.     

一种嵌入式低功耗高精度带隙基准的设计

提出了一种自偏置,共源共栅(Cascode)结构的标准CMOS带隙基准电路,未使用运算放大器,占用面积小,功耗低,有利于集成到低功耗电路系统.采用新颖的Power On Reset 电路解决了自偏置电路的启动问题.采用基极电流消除技术和基极电阻补偿技术实现高精度.在UMC 0.25 μm 3.3 V电源电压CMOS工艺条件下进行模拟验证,模拟结果表明:带隙基准输出电压为1.208 3 V,在-20～80 ℃温度范围内,温度系数为8×10-6/℃,电源抑制比(PSRR)为-65.8 dB,功耗小于200 μW,输出噪声225 nV/Hz.     

实现电压隔离的小型解决方案

分布式电源结构的最新发展促进了低功率(<2w)小型DC/DC转换器的发展。正如其名,这些器件使转换器在电路扳上占用的空间减到最小。它们为用于工业最关键性安全应用(如电信和医疗设备)的模拟电路提供了使用点式的(Point-of-use)隔离式电源转换。另外,小型DC/DC转换器对有电隔离输出电源或模拟电路降噪需要的设计者很有帮助。在当今大多数对噪声敏感的电路中,系统设计者经常需要将一小部分组件与其输入电源完全隔离开来。有必要将整个系统的主电源轨传递至本地电源轨的负载和噪声隔离起来。如在混合信号集成电路(IC)设计中,噪声问题时常导致器件无法正常工作。大量的数字噪声经常会对灵敏的模拟电路产生干扰1。带有电隔离功能的小型DC/DC转换器具有输出噪声低和精度高的特点电隔离可为转化器的二次侧提供浮动接地,因而降低了系统声2。将输入与输出隔离开来,即可提供简单、隔离输出的电源,这样也可产生不同的电压轨、双极性轨、和/或非标准电压。另外,作为模拟电路中的降噪技术,隔离层(isolationbarrier)可以阻止源于数字接地母线的噪声对噪声     

高速数字I/O缓冲器瞬态行为建模及其在同步开关噪声分析中的应用

本文阐述了从最新版本的IBIS(I/O Buffer Information Specification)建模数据中构造高速数字I/O缓冲器的瞬态行为模型的推导过程,获得了建模所需要的充分条件.与相应的晶体管级模型(SPICE模型)相比,该方法在获得了更高仿真精度的同时,提高了具有大量同步开关器件芯片互连的仿真速度.采用这些模型有效地分析了多芯片互连非线性电路中的同步开关噪声,证实了差分波形传输信号的优越性.     

一种基于频率同步的低噪声电源适配器设计

针对电源适配器高频开关信号的噪声干扰对某些精密仪器性能(如B超机显示清晰度)的影响问题,本文提出通过适配器开关频率和系统设备工作频率同步方式解决噪声干扰的设计思路,以便携式B超机电源适配器设计实践为例,介绍了同步电路的设计方法、功率电路拓扑和辅助电源方案;同步功能通过实验验证,采用该方案的电源适配器已成功应用于某全球知名B超机产品。     

1．7A、1．5MHz同步升压型DC／DC转换器

凌特公司推出具有浪涌电流限制和输出断接功能的1.7A、6V、1.5M H z同步升压型D C/D C转换器LTC3458L。其1.5V～6V的宽输入电压范围使LTC3458L能够使用从双节碱性、镍氢金属或镍镉电池到单节锂离子电池的电源工作。可提供高达6V的输出和高达95%的效率。其开关频率可编程至高达1.5M H z,允许设计师保持开关噪声落在噪声敏感电路之外,并能够使用微小的电容器和电感器。LTC3458L的内部开关加上纤巧型4m m×3m m D FN封装使其在很紧凑的外形尺寸下提供了高效率升压能力。LTC3458L的200m W(N沟道)M O SFET开关和300m W(P沟道)M…     

1.5×10-6/℃高阶参考电压曲率补偿电路

针对带隙参考电压基准温漂问题设计了一款高阶补偿电路,并采用0.5 μm BCD工艺进行了验证.电路采用零温度系数(TC)电流实现一阶补偿,同时采用具有正温度系数(PTC)的双极型晶体管(BJT)实现了高阶补偿.采用HSPICE软件进行了仿真,结果表明,所设计的电路参考电压正常值为1.8V.另外,设计的电路具有1.5×10-6/℃的温度系数,在低频上具有55 dB电源抑制比(PSRR),从1.8～5 V具有0.4 mV/V的线性调整率,并得到20 fV2/Hz的输出噪声水平.提出的电路已应用在一款电源管理芯片中,且该电路可应用在多种便携式电子产品中.     

用于测试CMOS输出驱动器电流变化率的新电路

提出了一种新的用于测试 CMOS输出驱动器电流变化率的电路结构 .它把片上电感引入到测试系统中作为对实际封装寄生电感的等效 ,从而排除了测试时复杂的芯片 -封装界面的影响 .这种电路结构不仅可以用于实际测算输出驱动器的性能指标 ,还可以用于研究 VL SI电路中的同步开关噪声问题 .该设计方法在新加坡特许半导体公司的 0 .6μm CMOS工艺线上进行了流片验证 .测试结果表明 ,这一测试结构能有效地表征 CMOS输出驱动器的电流变化率的性能指标和 VL SI电路中的同步开关噪声特性     

一种高效降压型DC/DC变换器控制电路的设计

设计了一种高效降压型DC/DC变换器控制电路.该电路基于脉冲宽度调制(PWM)方式,电源芯片在开关频率较高的情况下能有效抑制噪声,提高转换效率;采用E/D NMOS电压基准源,输出电压温度特性好,抑制电源噪声能力强,内置软启动电路,抑制输出电压的上冲;补偿网络结构简单,同时也保证了系统的稳定.采用无锡上华CSMC st02 0.5 μm工艺,仿真结果表明,芯片转换效率达到90%以上.