集成电路的互连线延迟分析

IC制造技术先后进入亚微米、VDSM和LIDSM工艺,互连线延迟关注随之逐渐增强.事实上,互连线延迟早已超过了器件延迟,使IC设计重点转移到以互连线设计为核心.在对互连延迟模型、延迟影响因素、互连线延迟优化以及互连线延迟对IC设计的影响作简要分析基础上,给出了有价值的总结.     

集成电路互连线寄生电容提取的软件设计

论文提出了一个超大规模集成电路(VLSI)片上三维互连线寄生电容精确提取流程模型。文中研究了该提取流程中计算区域的自动划分问题,并对该流程各个模块进行了设计。     

集成电路矩形互连线二维电容及随频率变化电感的联合计算方法

提出一种电容电感联合算法,可计算全频率范围内随频率变化的电感,同时得到电容矩阵,该算法利用电路模型法得到低频下若干频率的电感值;利用边界元法得到电容矩阵,并对电容矩阵求逆得到电流完全分布在导体表面时的电感值,由集肤深度得到该电感值对应的频率,对上述离散频率的电感值利用三次样条函数插值,得到整个频率范围内电感的变化曲线。算法避免了求解Helmholtz议程,极大地简化了算法,数值结果表明,该算法是可行的。     

尺度变换在互连线高阶模型仿真中的应用

Wang氏RC互连线模型的状态方程避免了矩阵求逆,传递函数采用巧妙的递归算法,使互连线的高阶仿真得以可行。但是在用MalLab做高阶仿真中,当在传递函数向状态方程转换以及用传递函数作阶跃响应和波特图时还是会发生困难。研究表明,困难来自互连线电容C值太小以及仿真阶数过高。对于高阶仿真,增大电容C值是解决发生困难的唯一途径。经过证明,增大电容C值等同于对频率进行尺度变换。电容C值扩大后,对阶跃响应图的时间轴进行同比例缩小或波特图的频率轴进行同比例扩大,即可得到原图。     

三维互连线寄生电容提取算法的设计和实现

分析了基于边界元法（BEM）的分段线性电介质区域中任意导体结构寄生电容参数提取的一些关键问题和技术,采用面向对象设计的方法对该算法进行了设计和C＋＋实现。采用该算法计算和分析了几个导体系统的寄生电容矩阵,并将结果与相关三维寄生电容分析软件进行了比较,结果表明该算法具有很好的精度。     

集成电路的互连线材料及其发展

集成电路(Integrated Circuits)的快速发展,导致对互连线的材料要求更高,互连线的问题成为了集成电路的研究热点。尤其是当电路的特征尺寸越来越小的时候,互连线引起的各种效应是影响电路性能的重要因素。本文阐述了传统金属铝以及合金到现在主流的铜以及正在发展的新型材料——碳纳米管作为互连线的优劣,并对新型光互连进行了介绍。     

树状结构多芯片组件互连网络延迟的研究

大多芯片组件互连传输线的电路模型中,必须同时考虑线电感和线电阻,因此其互连延迟的研究比传统的ＰＣＢ和ＩＣ互连更具复杂性。研究了具有树状拓扑结构的ＭＣＭ互连网络的延迟：在明确了ＭＣＭ互连延迟的独特点后,着重给出了树状结构互连网络冲激响应的矩的求法,从矩与延迟的密切关系中给出了求延迟的一种有效方法。     

基于缺陷均匀分布的互连线间耦合电容分析

互连线的寄生效应是制约深亚微米VLSI电路实现高速、高密度的关键因素.文中分析了集成电路制造过程中的工艺缺陷对互连线间寄生电容的影响,给出了考虑缺陷等因素的线间寄生电容模型.模拟结果表明,导电冗余物缺陷明显增加了线间寄生电容,从而对电路的可靠性有较大影响.     

往返延迟测量的若干重要问题探讨

往返延迟（Round Trip Time,RTT）是衡量终端用户使用网络性能体验的最重要的指标。本文对往返延迟的若干重要问题进行了深入分析、总结,得到了一些重要的经验结论,能为我们IP网络性能的提升提供决策依据。     

基于RLC模型的互连线时延估算

对VLSI电路中RLC互连线的时延进行了研究,使用改进的一阶模型来近似分布式均匀传输线的传输函数,计算出时域下的阶跃响应并得到简洁的时延计算公式.然后将其应用到具体的RLC互连树中计算源节点到漏节点的时延,其驱动器模型由电阻和电容组成,负载为容性负载.实验结果表明,该模型的计算结果与SPICE仿真结果的误差小于10%,计算量也比基于二阶传输函数的算法大为减少,在计算效率和精度两方面得到较好折衷,可以用于考虑时延效应的优化程序中.     

FIELDBUS与NOVELL网互联技术的研究

本文通过对ＦＩＥＬＤＢＵＳ及ＮＯＶＥＬＬ网体系结构的分析，研究了ＦＩＥＬＤＢＵＳ与ＮＯＶＥＬＬ网互联的可能性及互联方法，并对其中的两种方法（基于ＴＣＰ／ＩＰ协议的互联方法和基于应用层的互联方法）的实现技术作了深入的探讨，并在实验室里实现了二者的互联。     

可编程宽频带精密延时器设计

本文介绍宽频带精密延时器的软硬件设计，该系统具有较好的延时特性，精度达到1ns，操作方便．可用于实际的光学工程系统。     

高速互连总线结构中多平行传输线间的串扰分析与控制

随着数字芯片和系统的时钟频率不断提高, 串扰成为高速互连系统设计、分析中不容忽视的严峻问题。为研究串行总线结构中多平行传输线间串扰的影响, 分析了电信号传输时串扰产生的机理, 采用信号完整性分析软件Hyperlynx, 构建了三平行传输线串扰模型和总线电路模型, 研究了不同模型中控制多平行传输线间串扰噪声的方法。仿真验证结果表明, 增加传输线间距、减小介质层厚度、进行端接匹配可以明显减小平行传输线间的串扰。最后提出了减小总线电路模型中抑制串扰噪声干扰的相应措施。     

Parameterization theory of balanced truncation method for any evenly distributed RC interconnect circuits and transmission lines

This paper presents a parameterization theory of balanced truncation method (BTM) for any evenly distributed RC interconnect and transmission lines and their BTM reduction models. The parameterization theory shows that any evenly distributed RC line circuits of the same order have the same balanced gramian, BTM error upper bound, and BTM approximation error, which are independent of their RC parameters. Thus, the prototype model is proposed for research to dramatically reduce the computations for various RC parameters. Under normalized (scaled) time axis and frequency axis, any time responses and the Bode plots of their BTM reduction models are also the same as the ones of the prototype BTM reduction models, respectively. The simulations demonstrate the theory. The reduction model order can be identified by the prototype model. The new results can be applied to not only the model reduction of interconnects or transmission lines, but also control systems with transmission lines, networks, or time delay units.     

振弦式传感器测量死区机理分析与性能优化方法研究

针对振弦式传感器普遍存在测量死区的现象,以大量程位移计为研究对象,通过ANSYS分析手段、材料力学和振动学理论,对振弦和弹簧的振动特性和振动能量进行机理分析,通过不断的参数优化,获得了令人满意的理论分析结果,最终为提高传感器的可靠性和测量精度提供了优化设计方案.经过对比实验测试验证,由优化设计方案试制的新传感器的性能指...     

An approach to predicting dynamic power dissipation of coupled interconnect network in dynamic CMOS logic circuits

In deep submicron (DSM) integrated circuits (IC), coupling capacitors between interconnects become dominant over grounded capacitors. As a result, the dynamic power dissipation of one node is no longer only in relation to the signal on that node, and it also depends on signals on its neighbor nodes through coupling capacitors. Thus, for their limitation in dealing with ca-pacitively coupled nets, past jobs on power estimation are facing rigorous challenges and need to be ameliorated. This paper proposes and proves a simple and fast approach to predicting dynamic power dissipation of coupled interconnect networks: a coupling capacitor in dynamic CMOS logic circuits is decoupled and mapped into an equivalent cell containing an XOR gate and a grounded capacitor, and the whole circuit after mapping, consuming the same power as the original one, could be easily managed by generally-used gate-level power estimation tools. This paper also investigates the correlation coefficient method (CCM). Given the signal p     

一种基于能量和时延的动态分簇算法

在无线传感器网络中,传感器节点的能量由电池提供,有时难以更换。因此,降低能耗是目前无线传感器网络设计中一个很重要的技术问题。通过对层次型路由协议的研究,提出了一种基于能量和时延的动态分簇算法,该算法通过动态地确定每一轮数据收集时无线传感器网络中的簇头数目,从而在满足不超过网络最大延迟时间的基础上,使网络能耗达到最小,最大延迟时间由Sink节点确定。通过仿真实验与传统的LEACH和PEGASIS协议进行比较,结果表明,该算法有效地减少了网络能耗,同时显著降低了传输时延。     

钢丝绳信号消噪方法的仿真研究

介绍了小波阈值去躁和平移不变量小波阈值去躁的基本原理及算法流程。在传统软硬阈值函数的基础上,构造了一个新的阈值函数,该阈值函数不仅克服了硬阈函数不连续的缺点,而且解决了软阈值函数存在的恒定偏差。将新阈值函数用于改进的平移不变量小波阈值去躁算法,取得了较好的降噪效果。     

矿用钢丝绳损伤检测信号处理方法研究

采用电磁检测法检测矿用钢丝绳受损情况时,检测信号中含有大量噪声,且存在尖峰和突变干扰,增大了损伤识别难度,需要对原始检测信号进行降噪处理。常用的傅里叶变换无法处理运行中的钢丝绳检测信号,而小波变换因存在平移不变性较差、频带混叠等问题而影响检测准确度。提出了基于双树复小波变换的矿用钢丝绳损伤检测信号处理方法。首先采用Q平移法构造双树复小波高低通滤波器,对原始信号进行3层双树复小波分解,得到高低频信号分量;然后采用最小极大方差软阈值方法对分解信号进行降噪处理;最后对降噪信号进行重构。在实验室环境下搭建了钢丝绳损伤检测试验平台,对基于双树复小波变换的钢丝绳损伤检测信号处理方法的降噪性能进行验证,结果表明:该方法可有效减少检测信号中的尖峰和突变数量,使信号平稳,降噪效果优于经典小波变换,且增大了奇异点处信号峰值,有利于后续特征提取。