共查询到19条相似文献，搜索用时 93 毫秒
1.
本文分析了理想的MPEG－2信源解码器中视频、音频同步实现的关键，给出了实际的解码器中实现视频、音频同步会遇到的问题和解决的方法。实践证明，这些方法是有效的，已用于我们的MPEG-2信源解码器中。 相似文献
2.
3.
基于DSP芯片的HDTV信源解码器是目前研究的一个热点,由于目前的DSP芯片大都具有强大的功能,为我们解决问题带来了新的方法。重点讨论类似系统的软件设计部分,包括系统调度和视频解码两个主要方向。 相似文献
4.
介绍基于ＳＩＭＤ阵列处理机系统的１９２０×１１５２格式ＨＤＴＶ实现方法：先将１９２０×在１５２的ＨＤＴＶ画面划分６个１９２０×１９２的水平状子画面,由６个子编码器并行编码,最后将６路码流合成为高清晰度电视码流。为了较彻底地解决边界效应问题,,子图像重建质量均衡策略包括：（１）过界运动估计／运动补偿,（２）码率分配和量化控制策略。 相似文献
5.
本文介绍作为中国国家ＨＤＴＶ功能样机项目一部分的信源解码器,该解码器能以６０Ｍｂｐｓ的比特率对ＭＰＥＧ－２传输流进行实时解码。 相似文献
6.
基于FPGA的数字高清晰度电视视频解码器的设计和实现 总被引：1，自引：0，他引：1
本文介绍了一个能实时解码基于ＭＰＥＧ－２的高清晰度电视（ＨＤＴＶ）编码流的视频解码器的设计方案及其实现。在设计中采用大量ＦＰＧＡ以及能实现高速处理的并行处理技术和流水线工作方式，并研究了由并行处理而导致的运动补偿越界等特殊问题的解决途径，论文阐明了解码器的总体结构和各主要电路的组成以及整个解码过程的具体实现。 相似文献
7.
8.
9.
本文介绍了一些满足音频和视频ＩＳＯ／ＩＥＣ ＭＰＥＧ标准的编译码芯片。这些芯片是由ＮＥＣ公司在最近二年内设计制造的。为了满足ＭＰＥＧ１视频标准的需要，ＮＥＣ公司开发了这组用于编译码器设计的芯片。这些芯片可分为三类，其中二类用于译码器的设计，另一类则用于实时ＭＰＥＧ１编码器的设计。同时还使用了一个可编程处理器以支持ＬＴＵ－ＴＨ．２６１和ＪＰＥＧ标准。为支持ＭＰＥＧ２视频标准专门开发了一组译码芯片，它 相似文献
10.
11.
对于采用ＭＰＥＧ－２编码格式的视频流,由于视频信源的非平衡特性和不同类型帧采用不同的压缩算法,导致序列中各类型图像之间的数据量存在较大差异。而经解码后显示的帧速率是恒定的,这就要求在解码端有一个缓冲器来实现输入码率与输出码率间的过渡。基于此,介绍了ＭＰＥＧ－２标准中对码率缓冲器的有关规定,阐述了高清晰度电视视频解码器对码率缓存的实际要求,提出了一种实现码率缓冲器的方法。 相似文献
12.
介绍了高清晰度电视（ＨＤＴＶ）视频解码了及系统控制部分的设计与实现，其中包括视频缓存器，音频视频同步控制及显示缓存控制等部分。系统采用现场可编程门阵（ＦＰＧＡ）实现。目前已经研制成功，对我国发展ＨＤＴＶ专用芯片设计具有重要的意义。 相似文献
13.
结合ISO／IEC13818-4标准，给出了测试并验证MPEG-2视频解码器一致性的方法，并利用此方法对所设计的MPEG一2视频解码芯片进行一致性测试，结果表明该芯片已基本符合MPEG-2标准的要求。 相似文献
14.
15.
本文首先介绍了3GPP 定义的IMS 网络的体系架构,之后阐述了MRF 的组成结构及功能,然后着重讨论了音视频会议在MRF 中的具体设计方案,分别给出了MRFC 和MRFP 的功能模块的设计,最后具体描述了MRF 的音视频会议的信令流程的实现. 相似文献
16.
给出了音视频信息数字化浏览查询的系统解决方案，并进一步提出了系统升级成具有音视频信息存储、再编辑功能的管理系统的技术途径。 相似文献
17.
18.