支持H.264高清编解码器的片上系统MG3500

MG3500 SoC是支持H.264高清编解码器的片上系统,内部集成一个嵌入式ARM926处理器,支持高清H.264编解码、MPEG-2解码和JPEG编解码.介绍了MG3500 SoC的主要性能特点、引脚排列、主要接口功能及在DVR上的应用,以及MG3500 SoC及其周围器件的硬件设计,提出了在设计中应注意的问题.     

一种多模视频解码SoC的运动矢量预测器设计

设计一种可应用于多模视频解码SoC的运动矢量预测器,能灵活支持MPEG-4 AVC/H.264和AVS视频编解码标准.介绍了设计特点,并以Xilinx Virtex2系列XC2V6000为目标器件进行仿真,结果表明该设计能正确支持1080i 50 Hz高清码流的实时解码.     

HDMI标准在高清视频编码SoC设计中的应用

介绍了HDMI接口标准的基本原理及传输过程中的TMDS视频数据的编解码算法.以H.264硬件编码器为例说明了HDMI接口在高清视频编码SoC设计和验证中的应用.     

安防芯片前景看好

由于兼具国家支持及市场行为的双重条件，安防芯片被广泛看好，极有可能成为CPU的另一个新领域，而且也有很多厂商在积极运作。日前深圳海思半导体有限公司针对监控、可视对讲等市场推出了安防音视频编解码芯片，海思在安防领域推广的主要是Hi351X系列，其中Hi3510是业内的首颗SoC架构的H．264编解码硬芯片，他的核心就是H．264的编解码算法以及硬件实现。     

基于H．264多视点全高清解码器的SoC设计

H．264是联合视频组（JVT）所提出的高度压缩数字视频编解码标准。目前3D技术已经成为未来视频技术的发展趋势,多视点视频是一种有效的3D视频表示方式。此外,HDMI（高清晰度多媒体接口）为家庭影院欣赏3D视频建立了十分重要的基础。本文首先研究了多视点编解码原理及SoC设计方法,接着给出了H．264／AVC解码器的SoC方案,并根据解码算法的特点对软硬模块的划分及架构进行了设计优化。     

编解码技术在高清视频通信中的应用

一、编解码算法和标准 1．视频编码 标清：H.261、H．263／H．263＋／H．263＋＋;高清：H．264等标准。 03年ITU和ISO推出了H．264,H．264经过短短几年的发展已经非常广泛的应用到标清和高清的视频中。主要有以下几个方面原因：同样的质量下H．264能够提供非常高的压缩率;满足不同场合的应用;设...     

基于DM6467的视频监控系统设计

本文实现了一个基于DM6467的标清和高清的视频监控系统,包括标清/高清模拟视频输入输出、H.264标清/高清视频编码、AAC音频编解码、H.264标清/高清视频实时解码和基于TCP协议的网络传输等功能,其不仅满足不同情况下的视频监控需求,还具有良好的可重构性和可扩展性。本文主要讨论了系统硬件和软件的设计。     

基于H.264的机载视频记录仪压缩存储模块设计

针对某机型原有磁带式记录体质亟需改进,结合现阶段最新音/视频压缩标准设计了机载视频记录仪音视/频压缩存储模块。阐述了最新视/频编解码协议H.264标准,基于该标准采用了专用芯片MG3500设计视频压缩模块。介绍了模块的音/视频压缩部分硬件电路和存储模块的容量设计准则,最后对该模块的应用前景做了简要概述。     

移动SoC中的多媒体功能模块设计

尽管视频编解码过程非常复杂,但是,Tensilica公司的钻石系列标准音频和视频引擎允许SoC设计团队将视频编解码简化成低功耗黑盒进行处理.因此,设计人员不必精通H.264/AVC、MPEG-4和数字音频就可以将视频编解码集成到其便携式多媒体和手持式设备芯片中.     

smartView视频解决方案将带来视频传输划时代的革命

北京金昆瑞达科技有限公司是致力于可伸缩视频编解码技术研发及应用研究的公司。公司已完成基于H．264编码技术的高清编解码技术以及一整套视频解决方案，能轻松地实现25G的数字高清电影，在不改变AC-3音频格式和1080P高清画质的前体下压缩为3G。     

Parallel Architecture Core (PAC)—the First Multicore Application Processor SoC in Taiwan Part II: Application Programming

Two representative multimedia applications—AAC and H.264/AVC decoders on the parallel architecture core (PAC) SoC are introduced in the second part of the two introductory papers. The applications have been programmed on the PACDSP core and the PAC SoC to demonstrate the high-performance, low-power DSP computations and the effectiveness of the dynamic voltage and frequency scaling (DVFS) capability on the heterogeneous multicore SoC. First, techniques to exploit data- and instruction-level parallelisms existing in the application kernels are described for performance optimizations on the clustered VLIW architecture of PACDSP with the distributed register organization. Next, two variation techniques of asymmetric programming model are introduced by examples of decoders. Then, the energy efficiency of the programmable multimedia SoC is demonstrated using an innovative power-aware H.264/AVC decoder. Finally, a DVFS-aware framework for soft real-time video playback is provided by extending the power-aware decoding scheme. The work provides practical references of realizing multimedia applications on PAC SoC suitable for rich-function and resource constraint portable devices.     

H.264/AVC中S帧技术的应用与进展

对H.264/AVC中S帧技术的应用、编解码实现及其编码效率作了较为详细的介绍,并对S帧技术的进展作出了分析.     

A generic,comprehensive and granular decoder complexity model for the H.264/AVC standard

With recent advances in computing and communication technologies, ubiquitous access to high quality multimedia content such as high definition video using smartphones, netbooks, or tablets is a fact of our daily life. However, power consumption is still a major concern for portable devices. One approach to address this concern is to control and optimize power consumption using a power model for each multimedia application, such as a video decoder. In this paper, a generic, comprehensive and granular decoder complexity model for the baseline profile of H.264/AVC decoder has been proposed. The modeling methodology was designed to ensure a platform and implementation independent complexity model. Simulation results indicate that the proposed model estimates decoder complexity with an average accuracy of 92.15% for a wide range of test sequences using both the JM reference software and the x264 software implementation of H.264/AVC, and 89.61% for a dedicated hardware implementation of the motion compensation module. It should be noted that in addition to power consumption control, the proposed model can be used for designing a receiver-aware H.264/AVC encoder, where the complexity constraints of the receiver side are taken into account during compression. To further evaluate the proposed model, a receiver-aware encoder has been designed and implemented. Our simulation results indicate that using the proposed model the designed receiver aware encoder performs similar to the original encoder, while still being able to satisfy the complexity constraints of various decoders.     

基于OpenRISC1200的H.264视频解码器片上系统设计

新一代的压缩标准H.264以其高压缩率与高图像质量而备受青睐,将H.264集成于SoC(片上系统Sys-tern on chip)已成为必然的发展趋势.基于开源免费的32位OpenRISC1200 CPU,设计了H.264解码器SoC系统,系统以OpenRISC1200为核心控制模块,其他所有外围模块包括H.264解码...     

基于ASIC的H.264编码器设计及其ADSP验证策略

提出了H.264/AVC硬件编码器的一种3级流水结构,以此来提高硬件加速电路的处理能力和利用效率。鉴于H.264编码芯片验证的复杂性,还提出了一种基于ADSP-BF537的新型多媒体SoC验证平台,并讨论了如何利用BF537,对H.264编码芯片进行全面、高效的软硬件协同验证。     

高速指数哥伦布编解码器的VLSI设计与实现

指数哥伦布编码是H.264/AVC标准和AVS标准中熵编码的重要组成部分,其硬件实现好坏直接决定了编码器熵编码的性能。文中根据哥伦布编码和解码的特点,设计了一种高速的哥伦布编解码器。首先,用查找表的方式代替了首1检测等复杂操作,通过查找直接得出要编解码码字的长度;直接取出特定的要操作的数据,同时进行相应的操作,代替了传统的先移位,再进行相应操作的方式,使得指数哥伦布编解码器的关键路径变短,速度变快。其次,对哥伦布编解码器采用了多级流水的方式,进一步提升了主频。最后,在virtex5平台上进行测试,该编解码器的吞吐率均可达到400MPixel/s。这将远胜于当今图像解码专用芯片的编解码速度,也为图像高速压缩提供了硬件实现基础。     

基于S3C2440的H．264软编解码器实现

H．264编解码器的软件实现是嵌入式应用领域的热门研究课题。在此介绍以S3C2440为硬件平台,在Linux开发环境下实现基于H．264的x264编码、ffmpeg解码以及ffplay解码播放的移植过程和方法。实验结果表明,在qcif分辨率下,可以获得近实时的解码和播放。最后针对视频流进行实时编解码和播放的要求,提出对编解码优化的方案。     

Geometrically determining the leaky bucket parameters for video streaming over constant bit-rate channels

For streaming of pre-encoded bitstreams over constant bit rate (CBR) channels, the channel bandwidth, the receiver buffer capacity as well as the latency requirement vary greatly from application to application. In this paper, we attempt to determine the minimum buffer size and the minimum start-up delay required for streaming a pre-encoded bitstream over CBR channels at any specific bit rate. The proposed method employs geometric operations to derive the optimal determination for low or high bit rates and sub-optimal determination for medium bit rates. The algorithm developed requires little extra information from the encoder and is easy to implement. Our algorithm is implemented in a H.264/AVC video encoder and its performance is compared with that of H.264/AVC hypothetical reference decoder. Our approach provides new theoretical insight and an excellent solution for determining the leaky bucket parameters for video streaming over CBR channels.     

H.264/AVC基本档次编码器实现时域可伸缩编码的方法

提出一种在H.264/AVC基本档次编码器中实现时域可伸缩编码的方案,该方案通过H.264/AVC标准所提供的多参考帧和内存管理控制操作机制来实现。对于现有的H.264/AVC解码器,不需任何修改,即可直接解码由本方案生成的时域可伸缩码流。     

一种改善H.263图像质量的方法

提出了一种保护图像中最重要的边缘信息的量化策略.仿真结果表明,与普通量化方法(如TMN系列代码)相比,新方法以较小的运算量为代价使边缘信息得到有效保护,从而在降低码率的同时更好地保持了图像的质量.