支持H.264高清编解码器的片上系统MG3500

MG3500 SoC是支持H.264高清编解码器的片上系统,内部集成一个嵌入式ARM926处理器,支持高清H.264编解码、MPEG-2解码和JPEG编解码.介绍了MG3500 SoC的主要性能特点、引脚排列、主要接口功能及在DVR上的应用,以及MG3500 SoC及其周围器件的硬件设计,提出了在设计中应注意的问题.     

在TMS320DM642上实现H．264的编解码器

介绍了H．264的原理和数字信号处理器TMS320DM642的外围电路接口,提出了一种基于TMS320DM642和Philips视频编解码芯片的视频处理系统的编解码设计思路,给出了其编解码系统的硬件设计、视频接口连接以及配置方法。     

H．264在视频会议系统中的应用

文章在研究视频编码算法的基础上，介绍了视频编码发展的历程，比较了当今主流视频编码的特点，分析各自的优缺点。由于H．264具有编码效率高以及视频质量优越的特性，所以文章将这一当前最热门的视频编码标准作为重点研究分析的对象。     

H．264／AVC技术的应用研究

ITU—T和ISO联合开发的最新视频编码标准H．264／AVC具有压缩效率高、网络适应能力强等特点,对实现高效的媒体通信平台有着重要的工程意义和市场价值。介绍了H．264的技术特点、传输结构和编解码构架。提出了在Windows CE．NET操作系统下实现的一套H．264的实时解码软件系统。     

基于H.264的视频网络传输方法的研究

主要阐述了H.264编码器和解码器的原理,与以往的视频压缩标准相比,H.264具有更高的压缩比,更好的信道适应性,因此在网络带宽不是很高的情况下,选择H.264视频压缩技术进行多媒体信息网络传输是非常有意义的。     

H.264的技术优势及其在H.323系统中的应用

本文主要介绍了H．323系统对新的视频编解码技术提出的要求，分析了H．264编码标准的技术优势，并介绍了H．264在H．323系统中的实现方法。     

基于Hi3510的H.264编解码器的设计与实现

H.264是ITU-T的VCEG和ISO/IEC的MPEG的联合视频组于2005年底制定完成的一个新的数字视频编码标准.H.264标准的应用,为视频的网络传输,尤其是低带宽下(如无线传输方式)的传输提供了技术支持.     

一种高清数字电视H.264编码系统的设计

给出一种基于ASIC方案的H.264高清实时编码系统的设计方法。系统包括主控MCU、专用高清编码芯片、HDMI视音频数据接口、模拟视音频输入接口和ASI输出接口等电路。系统还提供了以太网接口,用于对编码系统进行实时监控,以获取编码系统的工作状态并对编码参数进行配置。方案实时性好,符合高清数字电视前端系统的需要。     

H．264中图像去方块的编码算法研究

为了解决视频编解码后图像出现方块的效应，文章通过研究与对比现有的去块算法，提出适于H．264标准的改进图像去方决算法。详细阐述算法的改进思想和实现过程，给出了改进后新的处理顺序，对边界去块强度计算公式进行推导。最后对改进算法进行性能测试，结果表明算法运行时间减法短，存储空间减少，性能大大提高。     

H.264去块滤波算法及硬件实现

H.264是ITU-T/ISO在2003年公布的最新的国际视频压缩编码标准,它大大提高了编码效率和图像质量,其中一个重要原因是在编解码环路中引入了去块滤波器。介绍了H.264视频编码标准中的去块滤波算法,并提出了一种可实现的去块滤波器硬件结构。该结构通过合理利用本地SRAM资源,大大减少了总线带宽需求,提高了硬件处理速度。仿真结果显示,通过该去块滤波器进行环路滤波,很大程度地消除了方块效应,图像质量得到明显改善。     

基于SoC平台的H.264解码器IP核设计

介绍了SoC的发展概况和趋势,提出了一种基于SoC平台的H．264解码器优化设计架构。在设计中采取了灵活的帧场自适应解码策略,对于总线时序需求较高的模块采用了流水线设计,对总线进行了时分复用;在可变长解码部分．对各个功能模块进行了控制分离,这些优化除了可有效地减小时钟频率需求外,还可在一定程度上兼容其它的视额压缩标准．如MPEG-2。最后实现了这个设计,并给出了实验结果。     

基于SoC平台的H.264/MPEG-4 AVC解码器设计

提出了一种基于SoC平台的H.264/MPEG-4 AVC解码器设计方案,该方案基于Gaisler Research开发的LEON3 RISC核,采用双总线的流水线结构,具有很高的性价比,通过在Modelsim 6.0下的仿真结果表明,硬件解码部分在200 MHz系统时钟时可以实时解码H.264 High 44 4 profile 4.0 level码流.     

基于梯度方向算子的H.264帧内模式选择算法

提出梯度方向算子的概念,基于该算子提出了一种H.264帧内模式快速选择算法。本文首先应用梯度方向算子计算编码宏块中各4×4亮度子块的纹理特征和灰度起伏特征,根据这两种特征参量削减4×4帧内候选预测模式。通过统计宏块中各子块的4×4候选预测模式信息,结合梯度方向强度门限判别法削减宏块的16×16候选预测模式,通过率失真优化算法计算得到最优亮度预测模式。进一步根据亮度宏块和色度宏块的对应关系,在亮度候选预测模式的基础上对色度宏块候选预测模式进行削减,最后计算得到最优色度预测模式。该算法削减了50%以上的帧内预测模式,减少了帧内预测模式选择的运算量,实验表明,该算法能够在峰值信噪比和码流比特率变化轻微的前提下减少50%以上的运算量。      

基于H．264解码器的软件优化

为提高应用于移动终端的视频解码器的解码速度,根据DSP—BF533的特点,给出一个新型的优化方案,把解码执行程序分成数据解码和准备、高级解码、DMA3个软件模块．按照一定的规则并行执行以上3个模块,显著提高图像解码速度。     

基于SoC平台设计的H.264/AVC CAVLC解码器

提出了一种基于SoC平台的CAVLC解码器.在尽量减少时钟消耗的前提下,此解码器可以解码每个变换块中变换系数的熵编码码流,并将结果按照块扫描顺序并行输出.通过在XILJNX的ISE6.0 FPGA开发软件下仿真及分析表明,在120MHz时钟时可以满足10 Mb/s码率下H.264标准中Level3.0的性能要求.     

软硬件协同设计技术在H.264解码器设计中的应用

作为SoC设计的三大关键支撑技术之一,软硬件协同设计技术已经得到了越来越广泛的应用。针对H.264解码芯片的设计,本文提出了一种软硬件协同设计、仿真以及验证的系统模型。设计实践证明,软硬件协同设计有效地提高了设计效率,加快了开发进度。     

基于OpenRISC1200的H.264视频解码器片上系统设计

新一代的压缩标准H.264以其高压缩率与高图像质量而备受青睐,将H.264集成于SoC(片上系统Sys-tern on chip)已成为必然的发展趋势.基于开源免费的32位OpenRISC1200 CPU,设计了H.264解码器SoC系统,系统以OpenRISC1200为核心控制模块,其他所有外围模块包括H.264解码...     

H.264中并行化的CAVLC编码器架构设计

针对最新的视频压缩标准H.264/AVC,提出一种并行化的CAVLC编码器架构.该编码器并行化处理CAVLC中的语法元素,可减少编码量化后的变换系数的时钟周期.通过在Altera的Quartus II FPGA开发软件下的试验表明,该编码器能够实时编码1920×1080 30fps格式的视频.     

H．264中CABAC解码器的硬件设计与实现

为了能够实时解高清视频码流,本文提出了一种高性能的CABAC解码器的硬件设计方案,优化了二进制算术解码的流程,并且利用有效的流水线机制和良好的存储系统,极大地提高了解码速度,达到了预定的要求,最后在FPGA上实现了设计方案,并在0．18工艺库的基础上得到了时钟频率167MHz,占用面积0．38mm~2的结果。