一种宽带接收机的AGC设计

主要介绍了一种适用于225—512MHz的宽带数字中频AGC接收机的设计,该接收机的信号带宽是5MHz,OFDM调制。通过对宽带信号接收机的需求进行分析,详细阐述了AGC电路及控制方案的逐步实现过程。     

一种可用于遥测接收机的宽带AGC环路

介绍了一种可用于遥测接收机的宽带、高精度AGC电路,该电路利用了高速超高精度乘法器具有可外控分母电压的特性。同时由于乘法器的GBW很高,使得这种AGC电路在带宽和精度方面的性能都比较好。     

一种单芯片GPS接收机的硬件设计

为了满足使用的需要,介绍一种基于Hammerhead芯片实现单芯片全球定位系统（GPS）接收机的硬件设计,提出了射频印刷电路板（Printed Circuit Board,PCB）设计的解决方案。通过测试,该GPS接收机具有功耗低、体积小、集成度高的特点。     

用于超外差接收机的低压、低功耗高动态范围CMOS线性可变增益放大器

针对超外差接收机的自动增益控制网络,设计了一种结构简单的低压、低功耗全差分可变增益放大器.它由6级子电路级联而成,提供范围为81dB的数字控制增益,每一档为3dB,增益误差小于0.5dB.该电路工作于中频300kHz下,工作电压为1.8V,功耗仅为1.35mW.采用TSMC 0.18μm 1P6M CMOS工艺制造,芯片面积约为0.24mm2,低功耗及小芯片面积使其极适用于便携式通信系统的应用.测试结果达到设计要求.     

用于超外差接收机的低压、低功耗高动态范围CMOS线性可变增益放大器

针对超外差接收机的自动增益控制网络,设计了一种结构简单的低压、低功耗全差分可变增益放大器.它由6级子电路级联而成,提供范围为81dB的数字控制增益,每一档为3dB,增益误差小于0.5dB.该电路工作于中频300kHz下,工作电压为1.8V,功耗仅为1.35mW.采用TSMC 0.18μm 1P6M CMOS工艺制造,芯片面积约为0.24mm2,低功耗及小芯片面积使其极适用于便携式通信系统的应用.测试结果达到设计要求.     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器.该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术.正交混频器基于吉尔伯特单元.电路采用TSMC 0.18μm RFCMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入ldB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB,在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

一种用于卫星导航接收机的低噪声放大器设计

设计了一种可用于多模式卫星导航接收机的射频前端低噪声放大器,设计电路可在1.13～1.95 GHz工作,兼容了GPS,北斗及GLONOSS导航系统的工作频段。电路采用0.18 μm CMOS工艺实现。仿真结果表明,频带内S11和S22均在-10 dB以下,功率增益＞10 dB,带内最小噪声系数可达到2.2 dB,输出1 dB压缩点为-5.585 dBm,在1.8 V电源电压下,主体电路消耗12 mA电流。因此,该低频噪声放大器模块可满足当前各种导航系统的工作要求。     

宽带数字接收机AGC设计方法分析

分析了宽带数字接收机AGC设计所需考虑的问题及相关因素,提出了宽带数字接收机AGC设计的通用方法,解决了接收机的瞬时动态范围压缩和发生阻塞干扰的矛盾,为宽带数字接收机在复杂拥挤的外界电磁信号环境下正常使用提供了保证。从工程实现的角度介绍了各AGC模块的组成、特点和性能。理论分析和工程实践均验证了该方案的有效性和实用性。     

一种大动态范围射频接收机的设计

在宽频带、大双音动态、高增益、小功耗射频接收机的设计中,要在较低功耗下获得最大的双音动态范围,需综合考虑接收机的三阶互调截点(IP3)、各级器件的IP3及增益大小.从双音动态范围与IP3的关系出发,介绍了大动态范围接收机的设计方法.通过合理地分配各级器件增益和三阶截点大小,保证各级混频器有足够的线性余量,最后设计出增益为70 dB、双音动态范围为55 dB的低功耗射频接收机.     

大动态范围AGC电路在接收机中的应用

自动增益控制电路(AGC)是接收机的重要控制电路之一。具体分析了自动增益控制电路的工作原理以及AGC的分类方式。利用可变增益放大器AD8367和其他模拟电路以及外部检波方式,设计了思维简洁、电路控制速度快的峰值型AGC电路。详细解释了芯片版图、增益控制与电压关系以及基于AD8367的闭环AGC电路系统。实验结果表明,基于AD8367的两级AGC控制电路频率达到70 MHz,动态范围80 dB等预期指标,可以方便地调整所需要的输出电平值,确保接收机正常工作。     

一种新的数字接收机AGC电路

该文提出一种新的数字接收机自动增益控制(AGC)电路。该电路将传统的两级级连负反馈AGC电路中后级AGC电路的反馈控制改为前馈控制,前后两级AGC电路共用一套功率检波器和环路滤波器,前级AGC电路的增益控制误差能够在后级AGC电路中得到修正,故新的AGC电路的总增益控制误差仅取决于后级AGC电路的增益控制误差。计算机仿真和硬件电路测试结果均表明,与传统的AGC电路相比,该文提出的新AGC电路能够提高增益控制精度,降低AGC响应时间。     

应用于接收机AGC环路中的SAR ADC

提出了一种应用于射频接收机自动增益控制(AGC)环路中的10位1 MS/s逐次逼近型模数转换器(SARADC).动态高精度比较器和自举开关技术应用在设计中,在保证转换速度和精度的同时,降低了电路功耗.芯片采用SMIC 0.13μm IP8M RF CMOS工艺实现.测试结果表明,在1.2 V电源电压下,采样率为1 MS...     

一种应用于GPS射频前端的低噪声混频器

为了克服混频器噪声对GPS接收机灵敏度造成的影响,设计了一种应用于GPS射频前端的低噪声混频器电路.采用自偏置缓冲级放大本振信号,有效地提高了电路性能.该混频器的转换增益为23 dB,噪声系数为4.55 dB,3阶交调点为-9.36 dBm,在1.57 GHz到1.6 GHz频段上,反射系数S11小于-15 dB,电路采用1.8 V电压供电;混频器核心电路静态工作电流1.2 mA,采用CMOS 0.18 μm工艺实现,芯片版图面积为160μm×360μm.     

一种用于双波段GPS接收机的低功耗宽带CMOS频率合成器

提出了一种用于双波段GPS接收机的宽带CMOS频率合成器.该GPS接收机芯片已经在标准O.18μm射频CMOS工艺线上流片成功,并通过整体功能测试.其中压控振荡器可调振荡频率的覆盖范围设计为2～3.6GHz,覆盖了L1,L2波段的两倍频的频率点.并留有足够的裕量以确保在工艺角和温度变化较大时能覆盖所需频率.芯片测试结果显示,该频率综合器在L1波段正常工作时的功耗仅为5.6mW,此时的带内相位噪声小于-82dBc/Hz,带外相位噪声在距离3.142G载波1M频偏处约为-112dBc/Hz,这些指标很好地满足了GPS接收芯片的性能要求.     

一种用于双波段GPS接收机的低功耗宽带CMOS频率合成器

提出了一种用于双波段GPS接收机的宽带CMOS频率合成器. 该GPS接收机芯片已经在标准0.18μm射频CMOS工艺线上流片成功,并通过整体功能测试. 其中压控振荡器可调振荡频率的覆盖范围设计为2~3.6GHz,覆盖了L1,L2波段的两倍频的频率点,并留有足够的裕量以确保在工艺角和温度变化较大时能覆盖所需频率. 芯片测试结果显示,该频率综合器在L1波段正常工作时的功耗仅为5.6mW,此时的带内相位噪声小于-82dBc/Hz,带外相位噪声在距离3.142G载波1M频偏处约为-112dBc/Hz,这些指标很好地满足了GPS接收芯片的性能要求.     

一种用于低中频GPS接收机的CMOS可编程放大器

介绍了一种应用于低中频GPS接收机的CMOS可编程放大器.该放大器通过采用基于差分对简并电路的线性化技术,实现了以6dB为步长的96dB数控增益范围,同时利用工作在亚域值区工作的晶体管代替电阻用于直流偏移校正模块当中有效地节约了芯片面积,仿真结果表明其带宽为300MHz,最大增益时其噪声指数为23.7dB,ⅡP3在最低增益时达到-5dBm,全局增益误差为0.03dB.设计采用了0.18μmCMOS数模混合工艺库实现,面积约为0.097mm2,在1.8V供电电压下,功耗为6.3mW.     

基于FPGA的大动态数控AGC系统设计

自动增益控制(AGC)是接收机的重要问题,传统模拟实现精度不高、灵活性差、调试复杂。介绍了一种大动态数控AGC实现方法,直接累加均方值估算信号功率,经对数运算后与参考值比较,得到对应需放大或缩小的功率值,通过查表再反馈控制前端,全过程由程序控制实现,执行元件为DVGA芯片AD8370。仿真及实测结果表明,该方法对信号功率变化响应迅速、控制精度较高,且适合FPGA实现,动态范围可达70dB。     

一种新型的GPS接收机处理芯片

主要介绍了一种具有低功耗,高性能的GPS接收机的信号处理芯片。此集成电路芯片对接收的GPS信号进行了全面精确的处理,它包括了RF射频处理芯片和基带处理芯片,前者完成卫星信号的接收和变频,后者完成了GPS信号的解扩、同步和数据计算处理等功能。