应用于∑-△A/D转换器的数字抽取滤波器的设计

设计了一种应用于∑-AA/D转换器的滤波器结构,采用梳状滤波器和半带滤波器级联的多级形式实现.梳状滤波器采用开关降频和流水线级联形式,降低了功耗和复杂度;半带滤波器采用多相结构,数据量减少了近50%.该抽取滤波器信噪比达到98dB,可以满足高精度A/D转换器的设计要求.     

带余弦预滤波和补偿滤波的抽取滤波器

提出在CIC加级联余弦预滤波器后增加补偿滤波器,补偿它们的通带降落.并且根据功耗的估算公式,采用不同阶数的余弦预滤波器组合的方式,将低阶余弦预滤波器往前放,高阶余弦预滤波器往后放,减小了功耗的增加.数值实验说明了这种方式减小量化噪声有明显效果,并且引起功耗的增加也不大.最后通过实验结果优化出一个配置,此配置的量化噪声有大幅度减小,而且功耗增加非常小.     

一种新型的抽取滤波器设计

文章基于面积和功耗方面考虑提出了一种低功耗多相变级数非递归梳状滤波器结构,这种滤波器适合高阶过采样sigmadeltaA/D转换器。抽取滤波器采用Top-down方法设计,用0.6-μmCMOS标准单元实现,相比同样速度下的标准的非递归结构抽取滤波器节省了约1/3面积和功耗。     

∑-Δ微加速度计的抽取滤波器设计

设计一种数字抽取滤波器,用于∑-△微加速度计的研究。分析了抽取滤波器的实现结构;基于Matlab平台,利用Simulink的过滤器分析工具包（FDATool）,详细介绍了级联积分器梳状（CIC）滤波器和半带滤波器的设计过程,并给出它们相应的结构图;对滤波器的性能进行了仿真和分析。结果表明：抽取滤波器实现了256倍抽取,分辨率达到了20bit,该滤波器能正确再现输入加速度信号。     

高阶∑△ADC中积分器的设计

基于N阱0.6μm DPDM CMOS工艺,完成了高阶∑△ADC中第一级积分器的设计。分析了开关电容积分器的非理想特性,同时设计了一个对寄生电容不敏感的同相开关电容(SC)积分器,并特别采用旁路电容减小沟道电荷注入引起的谐波失真和噪声。在cadence下的电路仿真表明,积分器具有-104.9dB等效输入噪声;利用MATLAB进行系统仿真,∑△ADC的信号噪声畸变比(SNDR)达到100.5dB,满足系统16bit的要求。     

基于FPGA的CIC抽取滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状（CIC）抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。     

基于MATLAT／FDATOOL的数字滤波器的设计与分析

数字滤波器是数字信号处理的一个重要技术分支,随着软硬件技术的飞速发展,数字遗波器的设计摆脱了繁重的计算工作。依赖于计算机辅助设计,令数字滤波器以更快的速度发展。目前常用的数字滤波器设计与仿真软件是MATLAB。MATlAB拥有强大的运算能力和仿真能力．是数字滤波器设计工作不可或的工具。     

数字下变频中抽取滤波器的设计及FPGA实现

针对软件无线电接收机数字下变频中高速数字信号的降采样需求,利用半带滤波器及级联积分梳状滤波器,设计了一种半带滤波器前置的多级抽取滤波器架构。通过Simulink搭建系统模型验证之后,利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器。Modelsim仿真结果表明,该抽取滤波器设计是有效的,达到了设计指标。     

积分清零与积分梳状滤波器在抽取滤波中的应用研究

抽取滤波器的设计是全数字软件接收机中的关键技术,选择合适的抽取滤波器可以使得效率和资源达到最佳的平衡.积分清零和积分梳状滤波器是两种实现简单、滤波性能较好的数字抽取滤波器.这两种滤波器在中频数字接收机中都有重要的应用.从原理上分析和研究了这两种滤波器频域响应,总结了积分梳状滤波器的设计方法.提出了两种滤波器结合应用的方法,并建立模型验证在性能方面的提高.在实际应用中,说明了两者在本质上相同但在结构上的差异,因此在应用中加以区分.通过两种滤波器在相干解调电路和同步电路中的仿真,进一步说明两种滤波器的设计和实现准则.     

揭开∑—△ADC的神秘面纱

主要介绍∑－△ADC的工作原理及其典型应用。原理包括过采样和滤波，应用涉及热电偶测量及冷端补偿。     

揭开∑-△ADC的神秘面纱

主要介绍∑-△ADC的工作原理及其典型应用.原理包括过采样和滤波,应用涉及热电偶测量及冷端补偿.     

基于FPGA的∑-△ADC转换器的设计和实现

针对瞬时采样方法只适合变频器模拟量比较平滑且采样频率较高的场合和平均值采样法要求采样频率高、运算速度快的问题,设计了一种基于FPGA的∑-△ADC转换器,介绍了∑-△ADC转换器的结构原理和Sinc3滤波器的设计.该转换器将∑-△调制器和FPGA有效结合,既提高了采样精度,也提高了模拟信号传输的抗干扰能力及检测装置耐压的能力.实验验证了该转换器的正确性.     

采用8031作主控器的时域FIR数字滤波器

长期以来，ＦＩＲ数字滤波器大多是在频域上实现。因为，在时域上实现ＦＩＲ数字滤波所遇到的首要问题，是输入信号序列与冲激响应序列的卷积运算速度难以提高。然而，随着超大规模集成电路的飞速发展，硬件集成度与运算速度获得极大的改观，在时域上实现ＦＩＲ数字滤波已成为可能。ＩＭＳＡ１００是高速、高精度３２级数字信号处理器，是完成卷积运算的理想器件。本文论证了用ＩＭＳＡ１００实现时域ＦＩＲ数字滤波器的可行性和硬件设计中的一些问题，并给出了应用举例。在设计中选用８０３１单片机做主控器，大大提高了性能价格比，使这一设计具有很高的实用价值。     

高精度∑-△ DAC中插值滤波器的研究与设计

基于系统研究插值滤波器理论,选用了两级半带滤波器实现4×插值和级联32×采样保持电路,设计了一种适用于高精度音频过采样∑-△DAC的128×数字内插滤波器.使用多相分解原理在系统级优化电路结构,并运用CSD编码,使得滤波器中的乘法运算仅需要移位实现,进一步节省了硬件面积.结果表明,在系数截短至16位字长以后,总的通带波纹不超过0.008dB,镜像频带衰减大于66dB.     

基于P87LPC764的∑—△ADC应用设计方法

∑－△ADC应用设计方法以很低的采样分辨率和很高的采样速率将模拟信号数字化,克服了传统RC充放电电路模拟ADC受RC误差、PCB分布电容及温度的影响导致一致性太差的缺点。     

基于P87LPC764的∑-△ADC应用设计方法

∑-△ADC应用设计方法以很低的采样分辨率和很高的采样速率将模拟信号数字化,克服了传统RC充放电电路模拟ADC受RC误差、PCB分布电容及温度的影响导致一致性太差的缺点.     

改进的抽取滤波器设计

在Sigma-Delta ADC芯片中,数字抽取滤波器电路占据了大部分面积。所设计的改进型Hogenauer CIC滤波器,将梳状部分进行优化,采用控制单元、加法器和寄存器代替传统Hogenauer CIC滤波器中的差分器,从而减小数字电路的面积。一个采用这种结构的4阶32倍降采样数字滤波器在Stratix Ⅱ系列2S30 FPGA芯片中实现。经过测试,耗费的硬件资源比传统Hogenauer结构滤波器减少11%。     

适用于Sigma-Delta ADC的多抽取率数字滤波器设计

采用标准0.18 μm工艺,设计了一种能改变抽取率并且适应不同信号带宽的应用于Sigma-Delta模数转换器的数字抽取滤波器.该滤波器采用多级抽取,由级联积分梳状滤波器、补偿滤波器和半带滤波器组成.实现的数字滤波器抽取率可以在64、128、256、512中变化,并且补偿滤波器和半带滤波器的带宽可调整.滤波器版图尺寸0...     

基于FPGA的CIC滤波器的设计

级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中实现抽取或者插值的高效滤波器.它主要用于降低或提高采样率,同时也具有低通滤波的作用.CIC滤波器的主要特点是,仅利用加法器、减法器和寄存器(无需乘法运算),占用资源少,实现简单且速度高.针对软件无线电中的多速率信号处理技术,以降低采样率为例,首先简要总结了CIC滤波器的理论要点,重点介绍了基于FPGA的CIC滤波器具体设计方案和实现方法;然后运用VHDL语言在FPGA上进行了仿真、综合,仿真结果验证了设计的有效性和可行性.最后将其成功地运用于DDC芯片的开发中.     

无限冲激响应滤波器的设计与实现

现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题在数字信号领域得到广泛地应用,但要求使用VHDL或VerilogHDL语言进行设计的难度较大。本文提出了一种采用FPGA实现无限冲激响应滤波器的设计方案。并以一个四阶低通IIR数字滤波器的实现为例,设计并完成软硬件仿真与验证。结果表明,方法简单易行,能满足设计要求。