共查询到18条相似文献,搜索用时 46 毫秒
1.
3.
4.
双界面智能卡芯片静电放电(ESD)可靠性的关键是模拟前端(AFE)模块的ESD可靠性设计,如果按照代工厂发布的ESD设计规则设计,AFE模块的版图面积将非常大.针对双界面智能卡芯片AFE电路结构特点和失效机理,设计了一系列ESD测试结构.通过对这些结构的流片和测试分析,研究了器件设计参数和电路设计结构对双界面智能卡芯片ESD性能的影响.定制了适用于双界面智能卡芯片AFE模块设计的ESD设计规则,实现对ESD器件和AFE内核电路敏感结构的面积优化,最终成功缩小了AFE版图面积,降低了芯片加工成本,并且芯片通过了8 000 V人体模型(HBM) ESD测试. 相似文献
5.
6.
7.
针对Kodak公司生产的CCD图像传感器KAI-02150,设计了双通道模拟前端采集电路。给出了电路的结构组成,根据KAI-02150的驱动和输出参数要求设计了各个模块的具体电路。通过SPI接口对AD9920A的寄存器进行配置,可以满足多种工作模式切换的需要。与传统的CCD模拟前端采集方案相比,文中的设计更加灵活简单、稳定可靠。测试表明,设计的输出驱动时钟满足KAI-02150的输入要求,可以驱动CCD输出模拟信号,并完成相关双采样和A/D转换得到数字视频信号。 相似文献
8.
9.
10.
11.
Young‐Deuk Jeon Young‐Kyun Cho Jae‐Won Nam Seung‐Chul Lee Jong‐Kee Kwon 《ETRI Journal》2009,31(6):717-724
This paper describes a 1.2 V 12 b 60 MS/s CMOS analog front‐end (AFE) employing low‐power and flexible design techniques for image signal processing. An op‐amp preset technique and programmable capacitor array scheme are used in a variable gain amplifier to reduce the power consumption with a small area of the AFE. A pipelined analog‐to‐digital converter with variable resolution and a clock detector provide operation flexibility with regard to resolution and speed. The AFE is fabricated in a 0.13 µm CMOS process and shows a gain error of 0.68 LSB with 0.0352 dB gain steps and a differential/integral nonlinearity of 0.64/1.58 LSB. The signal‐to‐noise ratio of the AFE is 59.7 dB at a 60 MHz sampling frequency. The AFE occupies 1.73 mm2 and dissipates 64 mW from a 1.2 V supply. Also, the performance of the proposed AFE is demonstrated by an implementation of an image signal processing platform for digital camcorders. 相似文献
12.
为了能够在低光照强度情况下,获得高清图像,达到夜晚监控的目的,采用嵌入式设计方法,根据具体的应用需求,选择低照度高、解析度的CCD芯片KAI-1010以及与之相匹配的时序产生芯片KSC-1000设计图像采集模块,实现了光信号到电信号的转换;采用AD9945芯片,完成采集到的模拟信号到数字信号的转换;将获得的数字信号经过主处理芯片TMS320DM355进行图像前端处理及后端处理后,送到网络接口芯片DM9000A,经过网络在上位机实时获取视频图像。 相似文献
13.
提出了一种高集成度TDI CCD焦平面系统,成功应用TDI CCD驱动单元厚膜集成模块完成了具有16路CCD信号输出、像元读出频率20 MHz的高集成度高速多光谱TDI CCD焦平面系统的研制。通过采用双通道CCD信号处理模拟前端、厚膜集成驱动单元模块、高速LVDS图像数据传输接口以及机、电、热一体化仿真设计方法,极大提高了TDI CCD焦平面系统的集成度,降低了系统互连的复杂程度。系统共有4路图像数据传输接口,单路传输能力达到1.6~2.5 Gbps,最高可实现10 Gbps的图像数据带宽,在保证高数据率的同时,提高了数据传输的抗干扰能力。阐述了系统设计方案及多光谱TDI CCD探测器工作原理,并对其中的机电集成设计、驱动单元厚膜集成技术以及高速串行传输总线等关键技术进行了分析描述。通过采用TDI CCD传函测试片对系统进行了测试,焦平面全系统调制传函平均为0.511。 相似文献
14.
为了提高CCD成像电子学系统的信噪比,设计了3种模拟前端电路,借助Orcad软件对它们的输出波形进行比较,分析电路结构与噪声产生机理的关系,从理论上比较3种电路结构的噪声水平。然后采用三线阵CCD探测器KLI8023和视频处理器TDA9965在硬件上实现3路模拟前端的电路设计,并通过X64-LVDS采集卡分别将3路图像信息显示在终端机上。每个像元成像50次,统计这50次的均方差(噪声)和信噪比,通过拟合曲线比较三路模拟前端的噪声水平和信噪比。在相同光照条件下,第1路的信噪比达到750dB,第3路只有600dB,验证了理论分析的结果,讨论不同像元频率、带宽与信噪比的关系,为今后的成像系统电路设计提供参考和实验依据。 相似文献
15.
介绍了一款网络摄像机的硬件结构和软件编程.硬件结构主要由索尼的CCD ICX20SAK,Analog Devices模拟前端电路AD9923A以及Xilinx的FPGA XC3S1200E、TOKYO的JPEG压缩芯片TE3310RPF和ATMEL的ARM芯片AT91RM9200等组成.软件设计给出了AT91RM9200的驱动程序、应用程序编写方法.实验结果表明,该设计方案每秒可以采集、压缩、传输140万像素图像7.5帧,图像质量较好. 相似文献
16.
《Solid-State Circuits, IEEE Journal of》1987,22(6):996-1003
A complete two-chip solution comprised of an analog front end (AFE) and a general-purpose microcontroller (/spl mu/C) for a full-duplex 2400-b/s modem is discussed. The /spl mu/C performs all the necessary digital signal processing algorithms for modem signals along with providing software for modem control and the widely used AT command set. The AFE chip incorporates a ROM-based transmitter, 51 orders of filtering for channel selection, an automatic pain control circuit, and many other complex analog signal processing functions employing 65 op-amps on a 53000-mil/SUP 2/ die area with 150-mW power in a CMOS process. Design details on some of the functional blocks of the AFE are presented. 相似文献
17.
讨论了高速流水线ADC模拟输入前端的一般结构及其等效模型,在此基础上介绍了该类型ADC模拟输入端的阻抗测量原理和一种适用于窄带应用的ADC模拟输入端谐振匹配网络设计方法。最后,以某14位250 MS/s无缓冲ADC为例,详细介绍了模拟输入阻抗测量以及匹配设计步骤,并给出匹配优化后的测试结果。 相似文献