高码率短码长两边类型LDPC码的设计

高码率LDPC（10w．densityparity-check）码的设计一直是当前纠错编码领域的难点,尤其在短码长情况下。近年被提出的两边类型LDPC（tow—edgetypeLDPC,TET-LDPC）码在高码率情况下具有比传统LDPC码更加优秀的纠错性能。基于对TET—LDPC码结构优势的分析,文中提出一种优化设计方法,该方法通过合理选取TET．LDPC码中删余变量节点的度以及优化校验节点和变量节点的连接关系,进一步提高了该码型的性能。仿真结果显示,在AWGN信道下,文中设计的高码率短码长TET—LDPC码,不仅好于传统LDPC码,而且也好于传统的TET-LDPC码,具有更低的误码平台。     

一种非规则广义LDPC码的构造方法

广义低密度奇偶校验(Generalized Low睤ensity Parity睠heck,GLDPC)码把低密度奇偶校验(Low睤ensity Parity睠heck,LDPC)码中的单奇偶校验(Single Parity睠heck,SPC)节点替换为校验能力更强的广义约束(Generalized Constraint,GC)节点,使其在中短码和低码率的条件下具有更低的误码率。传统GLDPC码要求基矩阵的行重等于分量码的码长,这限制了GLDPC码构造的灵活性。另外,相比于传统GLDPC码中GC节点位置的随机选取,GC节点的位置选择在GLDPC码的误码率性能上有一定的优化空间。针对以上两点,提出了一种基于渐进边增长(Progressive Edge-rowth,PEG)算法的非规则GLDPC码构造方法和一种基于Tanner图边数的GC节点位置选择算法。使用PEG算法生成的非规则LDPC码作为本地码,根据本地码的校验节点度使用多种分量码,结合GC节点位置选择算法构造非规则GLDPC码。仿真结果表明,与传统方法构造的GLDPC码相比,基于Tanner图边数的GC节点位置选择算法构造的非规则PEG-LDPC码在误码率和译码复杂度上均得到明显改善。     

不规则LDPC码构造方法研究及其改进

通过对码的度数分布进行设计,非规则LDCP码能获得比规则LDPC码更好的性能,但非规则LDPC码在高SNR区会出现错误平层.在本文中,利用ACE算法,对非规则LDPC码的构造方法PEG算法进行改进,以降低非规则LDPC码的错误平层.最后Matlab模拟证明此算法有效提高了非规则LDPC码在加性高斯白噪声通道中的纠错性能.     

有限长不规则LDPC码的构造和编码的优化

该文分析了影响有限长低密度校验（LDPC）码性能的主要因素,在此基础上从度分布参数的优选为起点,结合改进的循序边增长（PEG）算法构造出初步的校验矩阵,提出一种实用的编码优化算法对该校验矩阵进一步优化,最终得到错误平底低且编码复杂度准线性的有限长不规则LDPC码。该优化方法可以容易地推广到一般的信道条件下。     

一种高性能全分集LDPC码的构造方法

块衰落信道上全分集LDPC的构造与性能分析成为近期研究的热点。ML译码算法下全分集LDPC码可以通过设计列满秩的校验子矩阵来实现。然而,基于ML准则的全分集码字,采用迭代译码算法时,不能保证全分集。因此,该文通过设计特定结构的校验矩阵,实现了在迭代译码算法下能取得全分集的LDPC码,分析了其密度演化过程。 在此基础上,进一步研究了全分集LDPC码字结构与性能的关系,提出了提高全分集LDPC码编码增益的方法。仿真结果表明,该文构造的LDPC码不仅能够取得全分集,并且具有较高的编码增益。     

编码协作MARC上全分集LDPC码的实现与性能分析

本文研究了多接入中继信道(MARC)上全分集LDPC码的实现与性能。首先,分析了MARC模型及其固有分集,然后构造了在MARC上能取得全分集的LDPC码,新构造的码字采用根校验节点把源节点传输与中继节点传输联系起来,从而获得全分集。接着,研究了所构造码字的密度演化过程,在密度演化的基础上,进一步分析了全分集LDPC码校验矩阵的结构,给出了通过提高全分集校验比特的比例,改善全分集LDPC码在MARC上编码增益的方法。仿真结果表明,本文所提算法在MARC信道上不仅能实现全分集,而且能取得较高的编码增益。     

引入行重参数的改进不规则LDPC码译码算法

低密度奇偶校验(LDPC)码是一种逼近香农极限的线性分组码,而好的非规则LDPC码其性能优于同码率的规则码.在非规则LDPC码的对数似然比置信传播(LLR-BP)译码算法中,由于行重大小的不同,校验节点对伪后验判决贡献的外部信息不同,为此提出一种基于行重的改进LLR-BP译码算法,该算法引入行权重系数,用以调整不同行重...     

OFDM系统下LDPC码的性能仿真

通过对LDPC码在不同调制方式下译码算法的分析，把高阶调制下的和积译码算法应用于LDPC—OFDM系统，系统中LDPC码采用目前性能最优的PEG随机构造生成，并与Turbo—OFDM系统进行比较，仿真结果表明短码长LDPC码在高码率高信噪比的情况下性能优于Turbo码。     

高码率短码长两边类型LDPC码的设计

高码率LDPC(low-density parity-check)码的设计一直是当前纠错编码领域的难点,尤其在短码长情况下。近年被提出的两边类型LDPC(tow-edge type LDPC,TET-LDPC)码在高码率情况下具有比传统LDPC码更加优秀的纠错性能。基于对TET-LDPC码结构优势的分析,文中提出一种优化设计方法,该方法通过合理选取TET-LDPC码中删余变量节点的度以及优化校验节点和变量节点的连接关系,进一步提高了该码型的性能。仿真结果显示,在AWGN信道下,文中设计的高码率短码长TET-LDPC码,不仅好于传统LDPC码,而且也好于传统的TET-LDPC码,具有更低的误码平台。     

基于稀疏校验的DVB-S2标准LDPC码快速识别

针对DVB-S2（Digital Video Broadcasting-Satellite 2）标准低密度奇偶校验（LDPC）码的识别问题,提出了基于稀疏校验的快速识别方法。基于LDPC码编码矩阵的稀疏性,只有少量校验位和信息位有校验关系,因此只需要对少量的信息位进行校验即可。遍历不同的生成矩阵,并对多个码字的校验结果进行累积,通过对其校验累积量的分布特点实现不同码率LDPC码的识别。由于只采用了很少的信息位进行校验,因此算法计算量小,同时可以有效减少误码带来的影响。仿真结果表明所提算法有效且可以适应15%以上的误码,完全可以满足实际系统对LDPC码的检测需求。     

LDPC短码的编译码研究

这里研究了原模图LDPC码和BP译码算法,首先提出了一种基于PEG算法构造原模图LDPC码的算法,该码字在码率为1/2,码长256比特的情况下,译码性能超过了PEG算法,然后针对LDPC短码不可避免存在四环的特殊性,提出了一种修正四环中变量节点迭代信息的BP译码改进算法,使得具有四环的LDPC短码的译码性能得到较大提升。     

有限长不规则LDPC码的构造和编码的优化

该文分析了影响有限长低密度校验(LDPC)码性能的主要因素,在此基础上从度分布参数的优选为起点,结合改进的循序边增长(PEG)算法构造出初步的校验矩阵,提出一种实用的编码优化算法对该校验矩阵进一步优化,最终得到错误平底低且编码复杂度准线性的有限长不规则LDPC码。该优化方法可以容易地推广到一般的信道条件下。     

一种兼容Turbo码的LDPC解码器

提出了一种兼容Turbo码的低密度校验码(LDPC)解码器,它可以将Turbo码完全转化为LDPC码来进行解码,由于采用了校验分裂方法来处理由Turbo码转化而来的LDPC码中所存在的短环,从而使其解码性能优于联合校验置信度传递(JCBP)算法0.8 dB,仅仅比Turbo码专用的BCJR算法损失约为1dB.本文提出的通用解码器,为多系统兼容通信设备的应用提供了一种新的、灵活方便的实现途径.     

比特级码率兼容多元LDPC码打孔算法

多元低密度奇偶校验(Non-binary Low-density Parity-check,NB-LDPC)码在中短码情况下性能优于传统二元LDPC码,更接近香农限.针对多元LDPC码码率兼容(Rate-compatible)的问题,提出了一种基于比特级的新型多元打孔算法.首先采用二进制镜像矩阵概念对多元校验矩阵进行映...     

中短码长的率匹配多进制LDPC码研究设计

该课题研究构造了纠错能力强、编译码复杂度低的中短码长的率匹配多进制LDPC码。提出了一种校验位高效编码删余算法,以得到高性能的多进制RC-LDPC码。该删余算法以设计的高性能中短码长、中等码率(1/2码率)的多进制LDPC母码为基础,采用高效的结构化编码删余算法,实现比较宽的速率范围(例如1/10到9/10)内设计高性能的纠错码。仿真结果表明,此算法性能优于传统的随机删余和节点分组与排序删余算法。     

中长帧非规则LDPC码译码器的FPGA实现

LDPC(低密度奇偶校验码)是一种优秀的线性分组码,是目前距香农限最近的一类纠错编码。与Turbo码相比,LDPC码能得到更高的译码速度和更好的误码率性能,从而被认为是下一代通信系统和磁盘存储系统中备选的纠错编码。简要介绍了适于硬件实现的LDPC码译码算法,并基于软判决译码规则,使用Verilog硬件描述语言,在X ilinx V irtex2 6000 FPGA上实现了码率为1/2、帧长504bit的非规则LDPC码译码器。     

一种用于短猝发通信的LDPC短码设计

介绍了用于构建大围长Tanner图的PEG构造方法及可用于构造准循环校验矩阵的改进算法。由于短环是影响LDPC短码性能的主要因素,必须尽量增大最小短环的围长并减少短环的数量,以获得最大的平均围长。针对短猝发通信需求,构造了一种基于PEG算法的码长较短的准循环LDPC码。计算机仿真表明其性能优异,在通用硬件平台上对其中频传输性能进行了测试,测试结果满足短猝发通信对误码率的要求。由于该短码性能较好,电路实现复杂度低,延时小,适用于短猝发通信。     

LDPC码译码算法的C语言FPGA编程实现

结合低密度奇偶校验码（LDPC）的译码算法和最新的现场可编程门阵列（FPGA）技术,提出了一种对低密度奇偶校验码的最小和算法（MsA）进行C语言现场可编程门阵列编程实现的新方案。基于Xilinx公司的Virtex2系列芯片XC2V2000,设计实现了一种码长为250,码率为0．5的（3,6）低密度奇偶校验码译码器,并给出了寄存器传输级（RTL）协同仿真系统结构,证实了低密度奇偶校验码具有良好的纠错性能,为软件工程师开发基于现场可编程门阵列的嵌入式系统提供了新的思路。