基于PXA 270的嵌入式数字存储示波器的研制

介绍了一种嵌入式数字存储示波器的设计原理与实现,该示波器以PXA 270为嵌入式CPU,采用现场可编程门阵列（FPGA）为逻辑控制单元。其数据采集部分由预处理电路、A/D转换器、同步动态存储器（SDRAM）和集成于FPGA芯片的数字逻辑电路组成;并在PB和EVC开发环境下完成了WinCE系统剪裁等嵌入式软件部分。该示波器经过实际测试,最高实时采样率可达1 GHz/s,达到预期设计要求。     

基于Android的双通道虚拟数字存储示波器设计

基于Android移动平台、蓝牙接口和数据采集前端电路实现虚拟数字存储示波器,其主要特点是在FPGA的控制下,通过双路程控参数通道实现高速采集,并基于嵌入式处理器与虚拟仪器app互联,在Android平台上实现虚拟数字存储示波器应用。整个系统具有虚拟仪器特点的同时,还具有Android的移动互联特性,为移动互联仪器应用提供可能。     

基于PXI总线的虚拟数字示波器软件设计

提出了一种基于PXI总线的虚拟数字存储示波器实现方法。介绍了示波器数据采集板原理和底层驱动程序开发过程。结合设计的虚拟示波器面板,阐述在各种用户控制命令和状态下,数据的采集、处理以及波形和测量结果的显示等示波器功能的实现。     

RLC串联电路谐振频率的测量

依据RLC串联电路谐振的条件和串联谐振电路的特征 ,运用数字万用表和双踪示波器 ,通过八种不同的实验方法 ,测量RLC串联电路的谐振频率     

RLC串联电路谐振频率的测量

依据RLC串联电路谐振的条件和串联谐振电路的特征,运用数字万用表和双踪示波器,通过八种不同的实验方法,测量RLC串联电路的谐振频率。     

数字存储示波卡的软硬件设计

介绍了一种数字存储示波卡的工作原理及其软硬件设计,并着重对硬件电路中的钟电路,连续分频电路,触发电路,采样方式电路等进行了分析。     

雷击专用数字存储示波器的研究与设计

通用数字存储示波器造价昂贵,设计复杂,多用于高速采集和分析有规律的周期波形.针对雷击发生的随机性,雷击电流波形属于瞬态波形,设计了专用数字存储示波器.采用时间交叉并行同步采样技术,提出了一种用带低速A/D转换器的单片机实现高速采样的新思路.详细分析了硬件电路组成,并研究了工作原理,就提高采样速率这一数字存储示波器的关键技术瓶颈展开了有益的讨论.该电路设计全部使用常规廉价的器件,成本低,性能高,满足雷击电流波形采集要求.     

SDH中E1接口数字分接复用的ASIC电路设计与实现

介绍了用于SDH系统中E1接口电路———数字分接复用器的专用集成电路 (ASIC)的VHDL电路设计及FPGA实现。该分接复用器电路用纯数字同步方式实现 ,可完成SDH系统接口电路中 7路 (可扩展成N路 )E1数据流的分接和复用。该设计输入采用VHDL和状态转移图。     

基于DSP的数字存储示波器设计

研究并设计了基于DSP（数字信号处理器）与FPGA（现场可编程门阵列）芯片的数字存储示波器,它由电源控制、前端数据采集、FPGA芯片控制模块、接口控制器、SDRAM与Flash存储模块、DSP芯片控制模块、键盘与液晶显示模块等部分组成,具有200MS／s实时采样率及40MHz模拟带宽的双通道数据采集功能。     

多功能全双工光纤通信综合实验系统的设计

介绍了一种新颖的以相对低廉的成本构建的可以提供全面训练的光纤通信实验系统.详细介绍了光发送、光接收电路和单片机与微机的串行通信控制接口.此外,还阐述了一种利用虚拟数字存储示波技术使实验结果可视化数字化的设计思想,可以低成本解决用普通实验仪器难以实现的实验项目.     

基于FPGA的中频数字接收器设计

文章在介绍了中频数字接收理论,即低通采样理论、带通采样理论的基础上,给出了中频带通采样结构。设计了一种基于FPGA的中频数字接收器,该中频数字接收器具有1GHz的采样速率,8bit的分辨率。软件功能全部在FPGA内部实现,包括了串并转换、数字混频、FIR滤波等功能模块。由于该设计采用了FPGA作为信号处理器,其设计灵活及可编程等特点使得该设计具有较强的通用性,适用于工程应用。     

DQPSK调制解调系统的FPGA实现

调制解调是数字通信系统中不可或缺的一环,而FPGA在数字通信系统中的应用也越来越广泛,利用FPGA来设计调制解调系统是一种必然的趋势. 研究了四相相对相移键控(different quadrature phase shift keying,DQPSK)调制解调器在FPGA中的实现,通过对调制系统和解调系统中的数控振荡器、快速傅里叶频偏估计、载波同步、位同步等模块的设计,提出了一种抗多普勒频偏及相位模糊的DQPSK调制解调系统设计方案,并在开发环境Vivado中进行了仿真,仿真结果表明该方案能准确的实现对基带信号的调制解调.     

基于Xilinx ISE软件平台用VHDL实现FPGA电路设计

Xilinx ISE集成综合环境是Xilinx公司的现场可编程逻辑器件数字电路开发工具集,其集成的工具可以使设计人员方便、快速地完成FPGA／CPLD数字电路开发全过程。通过介绍一个16进制加法器的设计实现实例．描述了如何基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。     

等离子体显示器存储控制电路的设计

等离子体显示器是一种大面积,高清晰度的平板显示器,适合于在高清晰度电视和各类显示终端中使用。介绍了等离子显示器的工作原理和基于现场可编程门阵列的电路设计方法。     

基于FPGA／CPLD的小型片上系统的设计

通过例举基于FPGA的数字频率计的设计,阐述了如何利用FPGA／CPLD实现片上系统。     

用FPGA实现直接数字频率合成

用FPGA实现直接数字频率合成在成本和灵活性方面比购买专用DDS更具优势,本文介绍了利用XILINX的FPGA器件(2S100-TQ144)实现直接数字频率合成器的工作原理、设计思路及电路实现方法。并对DDS的杂散来源作出定性分析,给出了实验结果。     

基于单片机及FPGA的高效率、低失真D类功放设计

提出了基于单片机及FPGA控制的高效率、低失真的D类功放设计.首先,单片机对声音信号进行A/D采样,将声音信号转换为数字信号,然后进入FPGA中,FPGA将数字音频信号信号调制成两路互补的40KHz以上的脉宽可调的PWM信号,利用脉宽可调PWM信号将音频输入信号转换成高频开关信号,从而使功率开关管处于D类工作状态,因此,实现了高效率、低失真的目的.     

基于FPGA多级分布式算法的FIR数字滤波器的设计

目的 实现多级分布式算法,设计滤波器以提高运算速度,节省资源.方法 多级分布式算法采用串并结合的方式实现,从底层到顶层逐级构建数字系统,通过查表法完成基于多级分布式算法的FIR滤波器设计,使用Quartus Ⅱ自带的仿真软件对系统进行仿真,并将滤波器输出结果 导入Matlab进行功率谱分析.结果 在FPGA上实现了FIR数字滤波,由功率谱密度曲线分析,测试信号经FIR滤波器滤波后,高频分量对低频分量的衰减可达到23 dB,很好地抑制了带外频谱.达到与传统FIR滤波器同样的滤波效果.结论 基于FPGA多级分布式算法的FIR数字滤波器具有良好的滤波效果,其设计方案具有可行性.     

基于EPGA的FIR滤波器设计与仿真

介绍了数字滤波器理论及其常见实 现方法的基础,提出了一种基于EPGA的高效实现方案''该方案采用对称结构,加法、乘法运算和级联技术,利EPGA 芯片Maxplus软件对该方案进行了仿 真验证。结果表明基于EPGA的实现方案速度快、实时性好%节省硬件资源,具有重要的工程应用价值。