AFDX端系统中冗余管理的研究和实现

新型客机、运输机选用AFDX网络作为综合化航空电子系统的主干网络,AFDX端系统(ES)作为通信接口是AFDX网络重要的组成部分.本文研究了ARINC664标准对AFDX-ES的设计需求,包括虚拟链路、冗余管理、完整性检测以及SkewMax等,分析了AFDX-ES的结构和数据收发流程,重点描述了冗余管理的调度机制和实现方法.采用FPGA实现并验证了AFDX-ES的设计需求,为研制自主化的AFDX端系统产品提供参考.     

AFDX交换机的低成本双余度交换功能设计

介绍了非余度AFDX交换机的系统结构,针对其交换功能进行了硬件、逻辑和软件层面的细致分析,提出了三个层次的双余度AFDX交换机设计方案,经过对比分析,在单余度AFDX交换机软件层次上重新设计配置解析软件实现双余度AFDX交换功能,建立了一个低成本的双余度AFDX网络验证环境,经过实际测量和理论分析,低成本双余度AFDX网络的余度网络转发延时满足ARINC664 Part7规范对冗余数据帧最大偏移值SkewMax的要求。     

AFDX端系统协议软件设计与实现

网络作为航电系统的核心部分,其性能直接影响航电系统。AFDX网络是新一代航空电子系统的传输网络技术,具有高速、确定性和稳定性的特点。在深入研究AFDX网络协议的基础上,结合航电网络的实际应用,根据AFDX端系统关于冗余管理、完整性检测和VL隔离的特点,提出了一种AFDX端系统协议软件的设计方法。该方法通过采样、队列和SAP三类端口实现了AFDX标准数据的发送和接收功能,支持10(Mb.s-1)/100(Mb.s-1)的数据传输,并采用了VL管理、冗余管理和完整性检测方法,有效提高了数据传输的确定性和稳定性。多次的功能和性能测试表明,该软件设计方法实现了ARINC664 P7协议规定的AFDX端系统协议栈功能,具有良好的正确性和可靠性。     

一种千兆AFDX端系统的设计与实现

ARINC664 Part7规范具有流量管制、确定时延、网络冗余等特点,已广泛应用于航空领域.文中基于ARINC664P7协议,制定了一种千兆端系统的设计方案,实现了千兆AFDX端系统的硬件、逻辑和软件,提出以FPGA实现核心协议的处理,通过PCI/PCIe接口与主机设备通信的系统架构,通过测试与验证,证明该实现对千兆AFDX通信功能的正确性且效率较高.     

基于FPGA的AFDX＿PCI协议转换卡设计

通信系统是航电系统的重要组成部分,决定了控制室发出的指令能否快速、可靠地发送到功能执行模块。上个世纪广泛使用的ARINC429和ARINC629总线,由于传输速率限制,已经无法满足现代飞机的需求,因此,基于ARINC664标准的AFDX总线已经成为目前主流机型的选择。论文从硬件和软件两个方面介绍了如何基于FPGA芯片实现AFDX端系统的功能,实现AFDX数据与PCI数据的相互交换,并搭建了硬件平台、设计了软件代码,对端系统进行了性能测试。     

AFDX监控器系统软件的设计与实现

ARINC664标准中定义AFDX（Avionics Full Duplex Switched Ethernet）交换机一般由核心交换、端系统、监控模块等组成,其中监控模块用于监测交换机中的分组,并进行相应的数据处理和业务分析。文中介绍了AFDX监控系统的软件设计和实现方法,同时指出了设计中需要注意的几个问题。     

一种PCIe接口AFDX端系统的设计与实现

航空电子系统复杂度、集成度的不断提高,对网络带宽、数据传输可靠性及服务质量提出了越来越高的要求。航空全双工交换式以太网(AFDX)具有高速、高可靠性及有界传输延迟的特点,被广泛应用于航空安全关键系统。文章结合系统设计需求,基于ARINC664 Part7标准,设计实现了一种以FPGA为处理核心、提供PCIe主机接口的AFDX端系统模块,搭建了AFDX协议符合性测试平台,对AFDX端系统进行了详细验证。通过测试与验证,该端系统设计合理,工作可靠。     

一种PCI接口的AFDX网络监控卡设计与实现

航空电子全双工交换以太网(AFDX)[1]是为航电信息系统之间进行数据通信而专门制定的协议标准,具有确定性、双余度和可靠性等优点,已成功应用于新一代航电网络。分析ARINC 664 Part7规范、通信架构、网络拓扑和工作模式等关键技术特点,提出一种适合AFDX网络PCI接口卡的设计与实现,可满足针对物理端口或者VL在10/100Mbps速度下的监控要求。     

基于AMBA总线接口的AFDX端系统IP核

本文基于ARINC664规范第7部分,提出符合该规范的基于AMBA总线接口的AFDX端系统IP核设计方案。目前该IP核已通过RTL级测试与FPGA验证。通过性能测试,证明该IP核符合AFDX协议标准,具有较高的通信性能及稳定性。完全可以作为一个可重用的IP核。     

基于AFDX的跨总线ARINC615协议软件设计及实现

ARINC615协议定义了一种基于ARINC429总线的数据加卸载方法,在以AFDX网络为核心的航电网络中,数据加载器一般为基于AFDX通信的端系统设备,为了完成航电网络加载器对ARINC429总线设备的加载,文章提出了一种基于AFDX的跨总线加载结构,采用有穷状态机的方法实现了ARINC615协议的功能,设计并实现了基于ARINC615协议的应用软件,保证了文件传输的有效性和可靠性。     

A Probabilistic Analysis of End-To-End Delays on an AFDX Avionic Network

AFDX (Avionics Full DupleX Switched Ethernet, ARINC 664) developed for the Airbus A380 represents a major upgrade in both bandwidth and capability. Its reliance on Ethernet technology helps to lower some implementation costs, but guaranteed service presents challenges for system designers.      

嵌入式远程数据采集与传输技术的研究与实现

RDC是一种低成本的现场可更换单元,作为综合模块化航空电子系统的一个组成部分,提供可扩展的远程数据采集与传输能力,其主要功能是通过系统数据总线为多种子系统传感器、做动器与核心处理机之间提供接口,系统总线可采用AFDX AS5643或ARINC429。     

航空专用数据总线技术研究

本文从航电系统结构的演变出发,通过时1553B、ARINC429、STANAG3910等传统总线和FC、AFDX、TTE等新一代总线的研究分析,归纳出了航空专用数据总线技术的发展脉络,明确了国内该领域的发展方向.     

某型AFDX网络交换机测试性分析

AFDX交换机是整个AFDX网络的核心所在,AFDX交换机的产生的故障会导致整个网络的瘫痪、失效。文章针对某型AFDX交换机的测试性设计进行测试性建模,并根据测试性模型形成了该AFDX交换机的测试性设计的基础数据。     

AFDX端系统的Linux驱动程序设计与实现

为了满足航空电子系统对确定性和实时性的要求,针对AFDX端系统硬件结构,功能需求和Linux驱动程序的特点,提出了一种满足AFDX协议的Linux内核态驱动程序的实现方法。在Linux内核态驱动程序的实现中先注册一个PCI总线驱动程序,然后在PCI总线驱动程序中注册字符型设备驱动程序。字符型设备驱动程序注册成功后,在其open()函数中注册中断处理程序,利用其ioctl()函数实现初始化表和端口,利用read()和write()函数来读写设备。测试结果显示,该Linux内核态驱动程序的设计和实现是可以满足航空电子系统对确定性和实时性的要求的。     

基于机载机电控制与管理计算机（USMC）容错技术的研究

机载机电系统是支持飞机正常、安全飞行工作所必需的,对飞机发动机和航空电子等设备的正常执行起着保障作用.为了提高机载机电系统的可靠性,机电系统采用了双余度结构,以达到故障容错,进而实现整个飞机系统的高可靠性和安全性.重点介绍了机载机电控制与管理计算机的容错体系结构的设计方案和工作原理,分析了系统的容错管理策略,研究了支持双余度计算机实现的故障检测及重构等关键技术.     

AFDX终端系统硬件设计与应用研究

本文在研究航空全双工交换式以太网(Avionics Full Duplex Switched Ethernet,AFDX)实时传输协议的基础上,分析了AFDX网络的组成架构,设计了双冗余AFDX终端系统的硬件系统,并分析了整个硬件系统的各个模块的设计和功能,为AFDX网络交换机的研发打下了良好的基础。     

High-Speed Parallel CRC Implementation Based on Unfolding, Pipelining, and Retiming

This brief presents a high-speed parallel cyclic redundancy check (CRC) implementation based on unfolding, pipelining, and retiming algorithms. CRC architectures are first pipelined to reduce the iteration bound by using novel look-ahead pipelining methods and then unfolded and retimed to design high-speed parallel circuits. A comparison on commonly used generator polynomials between the proposed design and previously proposed parallel CRC algorithms shows that the proposed design can increase the speed by up to 25% and control or even reduce hardware cost