用FIB/EB混合光刻加工GaAs FET蘑菇栅

我们用聚焦离子束(FIB)和变形电子束(EB)混合光刻工艺加工了高电子迁移率晶体管(HEMT)的蘑菇栅结构。在这项工艺中,先用FIB光刻将栅区域内的抗蚀剂减薄到大约0.2μm(“顶栅”的形成),然后用EB曝光顶栅的中心(“底栅”的形成)。用变形电子束在GaAs衬底上可重复地描绘出0.20～0.25μm的图形。经挖槽刻蚀和剥离工艺之后就得到了无衬底损伤的0.2μm蘑菇栅。FIB和EB曝光的套刻精度都优于0.2μm。     

B~+、P~+离子注入p-Si中产生的缺陷及其退火特性的DLTS研究

本文利用沟道背散射分析技术、剖面透射电子显微镜(XTEM)等对150keV As~+沿〈100〉沟道方向注入硅的基本特征和临界条件进行了分析测试.剂量达到1×10~(14)/cm~2时,浅注入区(0-0.2μm)晶格损伤严重,导致沟道注入效应基本消失.沟道深注入区(0.2-0.6μm)形成均匀的轻度损伤.常规退火后,沟道深注入区内的载流子浓度一般不超过2×10~(17)/cm~3,本文称之为沟道注入饱和浓度.还发现沟道注入造成的非晶层比相同剂量下随机注入造成的非晶层略厚一些.退火后残留的二次缺陷仍在原重损伤层与衬底之间的过渡区.     

一种降低氧化物表面态电荷密度的新方法——C_2HCl_3氧化技术

本文介绍一种降低硅氧化物表面态电荷密度的新工艺——三氯乙烯(C_2HCl_3)氧化技术。采用本工艺能较稳定地将表面电荷密度N_(ss)控制在10~(10)数量级,在10～12Ω-cm的P型衬底上制作出N沟增强型MOS器件。经过系统的实验,在研制N沟MOS大规模集成电路的栅氧化工艺中已用C_2HCl_3氧化取代了HCl氧化,成功地研制出了N沟MOS大规模集成电路。     

高选择和自终止多孔氧化硅SOI技术研究

本文研究了n型硅阳极化的高选择和自终止工艺，并将该工艺用于形成多孔氧化硅全隔离SOI结构．采用这种FIPOS（FullIsolationbyPorousOxidizedSilicon）技术在n-／n＋／n-衬底上形成的SOI（SiliconOnInsulator）结构，其顶层硅岛厚度可控制在较广范围（从100nm到数μm），且硅岛宽度可大于100μm．XTEM结果显示顶层硅／氧化层界面非常平整和均匀．在硅膜厚300nm的FIPOS衬底上采用2μm硅栅工艺制备了N沟和P沟MOS晶体管和21级环形振荡器，环振的门延迟为396ps.     

分子束外延HgCdTe表面缺陷研究

采用GaAs作为衬底研究了HgCdTe MBE薄膜的表面缺陷,借助SEM分析了不同缺陷的成核机制,确定了获得良好表面所需的最佳生长条件。发现HgCdTe外延生长条件、衬底表面处理等因素与外延层表面各种缺陷有关,获得的外延层表面缺陷（尺寸大于2μm）平均密度为300cm^-2,筛选合格率为65％。     

128×128 PtSi红外焦平面用硅衍射微透镜阵列的设计与制备

通过考虑互相关联的光学和工艺参数,设计了3～5μm红外128×128硅衍射微透镜阵列.阵列中微透镜的孔径为50μm,透镜F数为f/2.5,微透镜阵列的中心距为50μm.采用多次光刻和离子束刻蚀技术在硅衬底表面制备衍射微透镜阵列.对实际的工艺过程和制备方法进行了讨论,对制备出的128×128硅衍射微透镜阵列的光学性能和表面浮雕结构进行了测量.     

作为下一代VLSI的多重自对准MOS晶体管

硅集成电路的集成度以惊人的速度提高,精细加工技术完全能使集成度和速度提高。实现了大容量的MOSLSI,其有关元件尺寸、衬底杂质浓度和电源功率等方面的按比例缩小原则建立起来了。如若将元件尺寸缩小一半,那么延迟时间亦缩短二分之一,功耗减小到原来的四分之一。这样,MOS器件在其尺寸微细化的     

50 mm×50 mm高性能HgCdTe液相外延材料的批生产技术

采用富碲垂直液相外延技术实现了50 mm×50 mm×3高性能碲镉汞外延材料的制备.外延工艺的样品架采用了三角柱体结构,并设计了防衬底背面粘液的样品夹具.为保证大面积材料的均匀性,工艺中加强了对母液温度均匀性和组分均匀性的控制,50 mm×50 mm外延材料的组分均方差达到了0.000 4,厚度均方差达到了0.4μm.在批量生产技术中,加强了对单轮次生长环境的均匀性和生长轮次之间生长条件一致性的控制,同一轮次生长的3片材料之间的组分偏差小于0.000 4,厚度偏差小于0.1μm,不同生长轮次之间材料的组分之间的波动在±0.002左右,厚度之间的波动在±2μm左右.工艺中对碲锌镉衬底的Zn组分、缺陷尺寸和缺陷密度也加强了控制,以控制大面积外延材料的缺陷,晶体双晶衍射半峰宽(FWHM)小于30弧秒,外延材料的位错密度小于1×105cm~(-2),表面缺陷密度小于5 cm~(-2).外延材料经过热处理后,汞空位型的P型Hg0.78Cd0.22Te外延材料77 K温度下的载流子浓度被控制在8~20×1015cm-3,空穴迁移率大于600 cm2/Vs.材料整体性能和批生产能力已能满足大规模碲镉汞红外焦平面探测器的研制需求.     

4H-SiC同质外延层的质量表征

在高纯半绝缘4H-SiC偏8°衬底上同质外延生长了高质量的外延层,利用X射线双晶衍射、原子力显微镜(AFM)、汞探针C-V以及霍尔效应等测试方法,对样品的结晶质量、表面粗糙度、掺杂浓度以及电子迁移率进行了分析测试,证实外延层的结晶质量相对于衬底有着很大的改善。在同质外延7.5μm的外延层后,其半高宽从衬底的30.55arcsec减小到27.85arcsec;外延层表面10μm×10μm的粗糙度(RMS)为0.271nm;室温下,样品的掺杂浓度为1×1015cm-3时,霍尔迁移率高达987cm2/(V.s);浓度为1.5×1016cm-3时,霍尔迁移率为821cm2/(V.s)。77K时,霍耳迁移率分别为1.82×104cm2/(V.s)和1.29×104cm2/(V.s)。掺杂浓度的汞探针C-V测试结果与霍尔效应的实验数据一致。     

相移掩模清洗结晶控制

在高端集成电路制造方面,普通二元掩模已经不能满足晶圆使用要求。目前,高端(线宽0.18μm以下)集成电路生产主要采用相移掩模。相移掩模(Phase Shift Mask)制作过程中,掩模表面结晶(Haze)问题较难控制。为了控制和解决相移掩模表面结晶问题,提高成品率,主要讨论了不同的清洗工艺(Recipe)对相移掩模结晶的影响。然后通过实验验证了通过优化清洗工艺(Recipe),可以明显改善相移掩模表面结晶问题,达到控制相移掩模表面结晶的目的。     

采用新材料的0.2μm MESFET

<正> 据日本电视杂志1988年第10期报道,日本NTT公司研制成功采用含有氮的钨硅合金新材料作为栅电极的GaAs MESFET,这种MESFET在电流激励能力、工作速度方面超过以往的GaAs FET。 GaAs材料,由于在离子注入后的活性热处理时砷蒸发,衬底表面质量变差,因此必须制作表面保护膜。这种保护膜以前采用氮化钨、钨硅等材料,在热处理时产生结晶而成为晶粒界面限制了微细加工技术。该公司所开发的钨硅氮膜,与以前的保护膜材料不同,在800℃以上的高温下处理,不会产生结晶而保持非晶状态。由此,若能控制导电沟道表面载流子(电子)浓度,就能进行在0.25μm以下的微细加工,器件的高速化是可能的。采用在氮气气氛中的反应溅射形成膜。     

WSI Polycide工艺的研究

文章基于0.5μm CMOS工艺,研究了造成Polycide工艺中WSI剥落、色斑等异常现象的原因。同时,研究了WSI淀积前清洗、退火温度及Cap Layer层对WSI薄膜翘曲度及应力的影响,并通过实验优化,以大量的数据为依据,对影响WSI薄膜特性的工艺参数进行调试和论证,主要考察更改各条件对圆片翘曲度及应力的变化,并通过显微镜镜检圆片表面,获得了0.5μm Polycide工艺较优的工艺条件。实验结果表明,在WSI淀积后增加Cap Layer层工艺对Polycide工艺工期WSI剥落、色斑等异常有较好的改善作用,且圆片表面形貌能达到MOS器件的工艺制造要求。     

128×128硅衍射微透镜阵列的设计与制备

通过考虑互相关联的光学和工艺参数 ,设计了 3～ 5μm红外 12 8× 12 8硅衍射微透镜阵列。阵列中微透镜的孔径为 10 0μm,透镜 F数为 f / 1.5,微透镜阵列的中心距为 10 0μm。采用多次光刻和离子束刻蚀技术在硅衬底表面制备衍射微透镜阵列。对实际的工艺过程和制备方法进行了讨论 ,对制备出的 12 8× 12 8硅衍射微透镜阵列的光学性能和表面浮雕结构进行了测量。     

分子束外延装置

如果支撑LSI的高集成化及高速化的微细化技术更进一步地发展,使设计尺寸达到1μm以下,那么不仅是横方面的微细化而且有源领域的纵方向的微细化即薄膜化和浅结形成也就变得重要了。特别有吸引力的是超高速器件的杂质剖面可任意设计。这时候,为了避免已经形成的结尺寸和杂质剖面发生大的变化,其必要条件是工艺温度要相当低。     

Ni-Au/AlN/Si器件的深能级瞬态谱研究

对GaN器件制备过程中AlN缓冲层相关的电活性缺陷进行了C-V和深能级瞬态谱(DLTS)研究。C-V研究结果表明,制备态Ni-Au/AlN/Si MIS器件中,靠近AlN/Si界面处的掺杂浓度为4.4×10¹⁷cm-3,明显高于Si衬底的1.4×10¹⁶cm-3,意味着制备态样品中Al原子已经向衬底硅中扩散。采用退火工艺研究了GaN器件制备过程中的热影响以及热处理前后电活性缺陷在硅衬底中的演变情况,发现退火处理后,Al原子进一步向衬底硅中更深处扩散,扩散深度由制备态的500nm左右深入到1μm附近。DLTS研究结果发现,在Si衬底中与Al原子扩散相关的缺陷为Al-O配合物点缺陷。DLTS脉冲时间扫描表明,相比于制备态样品,退火态样品中出现了部分空穴俘获时间常数更大的缺陷,退火处理造成了点缺陷聚集,缺陷类型由点缺陷逐渐向扩展态缺陷发展。     

128×128PtSi红外焦平耐用硅衍射微镜阵列的设计与制备

通过考虑互相关联的光学和工艺参数,设计了3～5μm红外128×128硅衍射微透镜阵列.阵列中微透镜的孔径为50μm,透镜F数为f/2.5,微透镜阵列的中心距为50μm.采用多次光刻和离子束刻蚀技术在硅衬底表面制备衍射微透镜阵列.对实际的工艺过程和制备方法进行了讨论,对制备出的128×128硅衍射微透镜阵列的光学性能和表面浮雕结构进行了测量.     

二氧化硅上卤素灯再结晶硅膜的电特性

采用电容技术和传输测量对氧化物覆盖的硅衬底上的卤素灯退火再结晶硅膜的电特性进行了研究。经深能级瞬态谱分析表明,本体和界面的缺陷密度分别低于5×10~(11)cm~(-3)和10~(10)eV~(-1)cm~(-2)。然而,由脉冲的金属-氧化物-半导体(MOS)电容技术测得的产生寿命为0.1μs数量级。该寿命不能由所观察到的极低缺陷密度所确定的本体或表面产生来计算。缺陷源可能是次晶粒边界。由耗尽形MOS晶体管测得的电子迁移率(μ=700cm~2/Vs)与由本体材料所测得的相差不大。次晶粒边界对载流子的传输似乎没有明显的影响。     

熔石英表面缺陷的CO2激光局部修复技术

熔石英材料因加工产生的表面缺陷是造成其在实际应用过程中抗激光损伤能力下降的主要原因.利用CO<,2>激光对石英表面特征缺陷进行定点局部高温熔融修复的技术研究,结果发现这种熔融修复可明显减小熔石英表面缺陷尺度并改善缺陷内结构质量.通过对修复后的表面缺陷进行损伤阈值考核发现,熔石英表面200 nm深度左右的划痕在修复后损伤阈值提升1倍左右,横向尺度10～100μm内的表面初始坑状损伤点的损伤扩展阈值和相同辐照通量下的抗辐照次数也获得明显提高,从而证实了利用CO<,2>激光局部定点修复以提高熔石英负载能力、延长使用寿命的可行性.     

RF MEMS开关封装的通孔工艺研究

将喷胶技术应用到金属互联工艺中,此方法可以用于器件的封装。具体工艺步骤如下:在衬底与硅帽键合结束后在底部湿法刻蚀孔200μm。在孔中利用PECVD生长SiO2,优化喷胶工艺在盲孔底部进行光刻,RIE除去SiO2后电镀金与衬底正面器件实现金属互联,传输线从衬底底部引出。针对整个流程中关键的步骤,进行20μm深孔光刻实验,结果证实能在深孔中光刻图形。     

利用垂直热壁CVD法快速生长高质量的4H-SiC同质外延膜

利用新改进的垂直低压热壁CVD 设备,应用TCS 和C2H4 分别作为Si 源和C 源,在偏8°晶向的4H-SiC 衬底上生长出了高质量的外延膜。当生长温度在1500℃到1530℃之间时,生长速率达到了25-30μm/h。50μm 厚的外延膜（生长2 小时）的结晶质量和表面粗糙度和薄的外延膜（生长30 分钟）相比均没有发生恶化。外延膜的背景掺杂浓度下降到了2.13×1015cm-3。另外,本文还研究了C/Si 对生长速率和外延膜结晶质量的影响。