分块内存的数据分布优化

为了提高访存效率,提供可以与计算流水线并行执行的多个独立的访存流水线,魂芯DSP片上存储器设计时采用分块内存结构,并在核内提供多个独立的地址生成单元用于访存操作.针对分块内存的结构特点,编译器对程序中的存储访问构建关于变量的冲突图,对分块内存进行存储块分配,优化数据在分块内存的分布.以数据在分块内存的优化分布为基础,指导程序中访存操作在地址生成单元的优化分配,使得编译器生成的代码可以最大程度地挖掘程序中数据访问的并行性.实验表明,基于分块内存的数据分配分布优化为其它优化如地址寄存器的分簇、访存向量化、软件流水等经典优化提供了良好基础,保证了编译器生成的代码可以充分发挥魂芯DSP提供的指令级并行能力.     

基于FPGA线性方程组的存储优化设计

将基于现场可编程门阵列(FPGA)的改进Cholesky分解应用于大规模线性方程组求解时,会出现存储资源限制和带宽瓶颈问题.为此,提出一种基于层次化存储策略和多端口分块式访问方式的解决方案.结合片内双极随机存取存储器(BRAM)与片外同步动态随机存取存储器(SDRAM),构成分层存储结构,通过片内存储复用降低存储资源需求.采用多端口分块式方式访问片外SDRAM,提高带宽并规避随机数据存取的访问延迟.测试结果表明,相对于Xeon CPU,该方案能够实现17倍～215倍的效率提升.     

图像情报处理系统的研究与实现

为了提升图像情报处理系统的效率和自动化水平,提出了一种同时满足实时作业和离线管理的图像情报处理方法。该系统采用集中式管理、分布式处理体系结构,结合图层、分块存储和图像金字塔模型,实现了对海量图像数据的实时快视筛选、判读整编和成果上报,并提供离线式数据管理和服务。实验结果表明,该设计可扩展性好、自动化水平高、图像情报处理效率提升明显。     

面向多兴趣区域图像处理应用的高效无冲突并行访问存储模型

针对不规则数据访问模式图像处理应用提出了一种通用的高效无冲突并行访问存储模型.在主存储器与处理器之间构建了一种多体存储结构,并将大部分的不规则数据访问模式归类为对图像中多个局部矩形兴趣区域内的任意位置固定大小矩形数据块的无冲突并行访问.为了提高访问效率,只将兴趣区域内的数据缓存在多体存储器中,且不同兴趣区域的重叠数据可以重用.多体存储器的寻址机制是基于提出的地址映射表结构进行动态寻址,而不是采用传统的固定寻址函数,既保证了对任意数据读写操作的编址一致性,又提高了数据重用性.每处理一个新兴趣区域就对地址映射表内容进行一次更新,提出的双表结构与数据块动态调度机制保证了更新过程与计算过程的并行执行.基于提出的存储模型构建了硬件体系结构,并在FPGA上实现,测试结果表明,与直接访问主存储器相比在访存速度上提高了几倍到上百倍.     

一种改进的Hopfield神经网络SST图像恢复方法

提出了采用三元存储结构和图像分块的改进算法，同时利用模拟退火算法和遗传算法来提高恢复算法的收敛速度，从而进一步提高图像恢复的实时性，最后利用所提出的基于Hopfield神经网络的快速恢复方法进行模拟计算，其运算效率和恢复结果都能达到SST图像恢复的使用要求。     

BLOB数据优化算法及其应用

为了提高WEB信息系统中存取非结构二进制数据文件存取效率,对基于关系数据库的BLOB数据存取技术及算法优化进行了研究;综合运用了ADO.NET 3.5数据访问接口和内存缓冲区机制,阐述了BLOB存取的原理和算法,并提出了BLOB存储的优化算法;通过建立不同的存储模型,比较了数据存取效率,两种存取方案中,采用对BLOB分块传输和分块存储的改进算法明显改善了存取效率;算法测试和实际应用的结果表明,BLOB数据优化算法具有更高的存取效率和可靠性,已经成功应用于某高校多媒体教学平台中。     

管道流量泄漏监测的网络数据流分段存储模型的实现

针对管道流量泄漏及网络数据流存储面临的瓶颈问题,将网络数据流分段存储设计应用于管道流量泄漏监测中,提出同时保持时序性和属主性的网络数据流分段存储模型.模型在内存中采用基于弱时序性的高速缓存数据结构,提高网络数据流实时存储的效率;在磁盘中采用基于多级索引结构的数据流生成树结构,提高基于时序性和属主性的检索效率.仿真结果表明,模型显著提高网络数据流的实时存储能力,有效降低索引数据的信息量.     

运动图像实时压缩的流水线型自分块二维DCT硬件核的设计

为实现运动图像的实时压解传输,在优化二维DCT算法的基础上,采用流水线型自分块结构以及系数转换、矩阵转置、数据装载和截位的通盘解决方式,构造了一个流水线型自分块的二维DCT硬件核,以实现运动图像的实时压缩。     

多值图像连通域标记ASIC结构设计

提出了一种能够实时实现多值图像连通域标记算法的ASIC系统结构.该器件采用基于像素的图像连通域标记算法,通过分析存储器需求,减少了片内存储器容量,以及存储器访问所需要的时钟周期数,使图像标记的总时钟数降为N×M×4,N为图像行数,M为列数.仿真结果表明,ASIC能够满足大部分实时目标识别系统的要求.     

基于FPGA的乒乓存储控制在DSP图像接口的应用

在DSP图像接口设计中，如果DSP的处理速度不能满足输入图像数据速率的要求，则必须考虑使用特殊的存储器结构缓冲保存图像数据。本文提出了一种基于FPGA的实现方法，采用二级流水的乒乓存储控制结构，并考虑了异常处理等一些特殊情况，实践证明运行稳定可靠，适用于DSP系统前端图像数据的高速实时存储和处理。