低相噪数字锁相频率合成器

常规的数字锁相频率合成器具有电路简单，工作稳定可靠等特点，但由于鉴相器的倍增噪声往往比基准源的倍增噪声还要高，因而输出相位噪声较高，不能令人满意。本文提出一种双回路反馈锁相频率合成方案，成功地解决了这个问题，由于有效地抑制了鉴相器的倍增噪声，可获得较低的输出相位噪声。这种方案适用于诸如雷达系统等对频率源相位噪声有较高要求的电子设备。     

串行数字锁相频率合成器的设计

介绍了一种利用AT89S52单片机控制数字锁相环LMX2316的低相位噪声频率合成器,分析了环路的带内相位噪声以及环路的锁定时间与环路带宽的关系,讨论了环路滤波器的设计,最后得到了与分析相符合的结果。     

3GHz集成数字锁相频率合成器

本文介绍了3GHz集成数字锁相频率合成器的设计及电路实现,其体积小、成本低、可实现微机控制。它可应用于微波接力、卫星通信及散射通信等领域。     

快速锁相频率合成器

介绍了锁相合成技术，对提高可编程分频器速度作了分析，估算了跳频时间，提出了进一步缩短跳频时间的措施。     

一种S波段数字锁相频率合成器

一种S波段数字锁相频率合成器已研制成功,由于采用了一些技术措施,因而保证了工程方案简捷的同时,实现了较低的输出相位噪声和较快的频率转换速度,技术指标较高。本文对合成器的基本原理予以描述,并就关键技术进行分析,最后给出该合成器所实现的主要技术指标。     

155～332.5MHz数字锁相频率合成器

介绍了155～332.5MHz集成数字锁相频率合成器的原理、设计及测试结果,同时也介绍了一种简单的 1/2小数分频的实现。可广泛用于VHF/UHF频段的卫星通信、无线电通信设备及仪器仪表等领域。     

一种锁相式频率合成器的设计

介绍了一种锁相式频率合成器的总体设计和电路结构设计,并进行了实验制作。设计的电路工作频率在１００ＭＨｚ以上,可广泛应用于雷达,航空,航天,通讯,导航,锁相环路等领域。     

一种锁相式频率合成器的频率粗调方案

本文介绍了一种慢速跳频电台锁相式频率合成器所使用的频率粗调方案，描述了其工作原理、部件电路以及工作过程，并与其它方案作了简单比较。     

锁相式频率合成器的设计与改进

针对目前的锁相式频率合成器分辨能力不高和频率转换时间较长的问题,采用DDS/PLL组合式频率合成器,信号频率的转换时间最短可达到80 ns;在输出前端采用增益可控放大电路,有效解决了信号输出强度随着频率升高而不断衰减的问题,使输出信号幅度稳定在1～1.05 V之间.详细论述了系统的总体结构、软硬件结构,并给出了实验测试结果.     

基于数字锁相的雷达频率合成器的研究

在分析常规移频反馈数字锁相频率合成器相位噪声的基础上,提出了高频标置于环外、双反馈及倍相反馈等低相噪数字锁相频率合成技术,进行了比较详细的理论分析和讨论,给出了研究结果。     

基于数字锁相的雷达频率合成器的研究

在分析常规移频反馈数字锁相频率合成器相位噪声的基础上,提出了高频标置于环外、双反馈及倍相反馈等低相噪数字锁相频率合成技术,进行了比较详细的理论分析和讨论,给出了研究结果。     

锁相式频率合成器相位噪声分析与仿真

相位噪声是影响频率合成器性能的重要指标,首先分析了锁相式频率合成器各个组成部分的相位噪声,然后根据相位噪声传输函数,建立了频率合成器相位噪声的精确仿真预测模型.为了验证仿真方法的可靠性,设计了一个输出频率为2GHz的频率源,实验测得的相位噪声曲线和仿真结果非常吻合.     

锁相式雷达频率合成器的相位噪声分析

本文详细分析混频锁相式雷达频率合成器的各组成部分的相位噪声情况,从中得出了各环节的相位噪声对输出相位噪声的影响,并给出了系统输出的总相位噪声表达式.     

单片机C8051F303在数字锁相式频率合成器中的应用

简单介绍了C8051F系列单片机指令速度快,可进行在系统仿真调试的特点,重点对如何用超微型单片机C8051F303对数字锁相式频率合成器ADF4113进行实时控制和监测进行了研究,给出了具体的硬件结构和软件设计方案。方案结构简单紧凑,频率变换快速灵活,可完成稳定的点频输出和扫频功能。     

锁相频率合成器的噪声优化设计

简要介绍了锁相环频率合成的原理,对环路内和环路外的噪声进行了详尽分析,提出为了使系统性能达到最优,应该采取哪些措施、选择哪些器件以及怎样设计匹配电路的原则和方法。使用PLL Design&Simulation仿真软件,对环路滤波器在采用有源滤波器和无源滤波器2种情况下鉴相器和VCO的输出信号进行了仿真,从仿真结果可以看出,环路滤波器应尽量选择无源滤波器。     

取样锁相频率合成器的研究

对取样锁相合成器的工作原理、技术特点及应用前景进行了描述，对其相位噪声和环路稳定性进行了分析，重点讨论了环路滤波器与环路扩捕的没计。最后给出了取样锁相合成器典型技术性能。     

数字频率合成器

发明背景本专利介绍数字频率合成器,特别是介绍在其基本结构中不用锁相环技术的合成器。数字频率合成器是众所周知的,其技术已经相当发展。合成器通常是属于锁相式的,其参考频率源被锁相到一个已被可变数字分频器分频的输出频率信号。因此,输出频率一般等于参考频率乘以 N,这里 N 为可变分频器的分频比。因而输出频率均匀地按等于参考频率的数值分开。     

一种低功耗快速锁定简易锁相式频率合成器

采用0.5 μm CMOS工艺,设计了一种简易锁相式频率合成器。采用“类锁相环”结构,在传统锁相环频率合成器的基础上,去除了电荷泵和低通滤波器。利用鉴频鉴相器的输出结果作为开关信号,控制压控振荡器的工作状态,使压控振荡器的输出信号在第N个周期返回鉴频鉴相器后立即被关断,直到下一个参考时钟周期来临。分析了电路的结构和工作原理,并对每个模块进行了理论分析。该频率合成器能够快速地产生固定的时钟频率,具有结构简单、功耗低、锁定时间短等优点。仿真结果表明,输入参考时钟为4 MHz时,该频率合成器的输出频率为15.96 MHz,功耗为2.96 mW,锁定时间小于1 μs。