DRI MC SOI LIGBT器件漂移区新结构的可实现性

简介了减薄漂移区多沟道SOI LIGBT结构雏形，根据先进VLSI工艺调研结果讨论了减薄漂移区新型微结构的可实现性。提出了可能实现的三种表面微结构及其工艺实现方法，指出了这种器件雏形结构存在的几个主要问题，有针对性地探讨了改进措施。并提出了面向智能Power ICs应用的同心圆环源漏互包SOI LIGBT结构。及其迄待研究的主要问题与部分解决措施。     

漂移区减薄的多沟道薄膜 SOI LIGBT的研究（Ⅰ）

提出了一种新结构薄膜SOILIGBT——漂移区减薄的多沟道薄膜SOILIGBT(DRT-MCTFSOILIGB）。主要研究了其低压截止态泄漏电流在423～573K范围的温度特性。指出,通过合理的设计可以使该种新器件具有很低的截止态高温泄漏电流,很高的截止态击穿电压,足够大的正向导通电流和足够低的正向导通压降。还指出,它不仅适用于高温低压应用,而且适用于高温高压应用。     

50V LDMOS漏电容非线性研究

借助软件模拟从器件结构和工艺参数角度研究了LDMOS漏电容Cd的非线性和源漏电压Vds的关系,研究了漂移区注入剂量、高压场板长度、场氧化层厚度、栅氧化层厚度、沟道区注入剂量等五个结构工艺参数对漏电容非线性的影响.主要分析了漂移区耗尽层对漏电容非线性的影响机理以及不同结构工艺参数如何通过改变漂移区耗尽层电容,进而影响漏电容非线性.提出了改善LDMOS的漏电容线性度的各参数调节方法.     

基于PD SOI工艺的高压NMOS器件工艺研究

由于PD SOI工艺平台的特殊性,P阱浓度呈现表面低、靠近埋氧高的梯度掺杂。常规体硅的高压N管结构是整个有源区在P阱里的,需要用高能量和大剂量的P注入工艺将漂移区的P阱反型掺杂,这在工艺上是不容易实现的。文章针对常规高压NMOS器件做了仿真,发现漂移区必须采用能量高达180 KeV、剂量6×1013以上的P注入才能将P阱反型,形成高压NMOS器件,这在工艺实现上不太容易。而采用漂移区在N阱里的新结构,可以避免将P阱上漂移区反型的注入工艺,在工艺上容易实现。通过工艺流片验证,器件特性良好。     

具有超高耐压(>1200V)的薄埋氧层BPL SOI LDMOS(英文)

为了在薄埋氧层SOI衬底上实现超高耐压LDMOS铺平道路,提出了一种具有P埋层(BPL)的薄埋氧层SOI LDMOS 结构,耐压1200V以上.该BPL SOI LDMOS在传统SOI LDMOS的埋氧层和N型漂移区之间引入了一个P型埋层.当器件正向截止时,N型漂移区与P埋层之间的反偏PN结将承担器件的绝大部分纵向压降.采用2维数值仿真工具Silvaco TCAD对BPL SOI LDMOS进行虚拟制造和器件仿真,结果表明该结构采用适当的参数既能实现1 280 V的耐压,将BOL减薄到几百纳米以下又可以改善其热特性.     

Super-High Breakdown Voltage (>1200V) SOI LDMOS with A Buried P-type Layer and A Thin BOX

为探索在薄埋氧层SOI衬底上实现超高耐压LDMOS的途径,提出了一种具有P埋层（BPL）的薄埋氧层SOI LDMOS结构,耐压1200V以上。该BPL SOI LDMOS在传统SOI LDMOS的埋氧层和N型漂移区之间引入了一个P型埋层。当器件正向截止时,N型漂移区与P埋层之间的反偏PN结将承担器件的绝大部分纵向压降。采用2维数值仿真工具Silvaco TCAD对BPL SOI LDMOS进行虚拟制造和器件仿真,结果表明该结构采用适当的参数既能实现1280V的耐压,将BOX层减薄到几百纳米以下又可以改善其热特性。     

超结VDMOS漂移区的几种制作工艺

超结VDMOS与常规VDMOS的主要差异在于漂移区,超结VDMOS是在常规VDMOS的n型漂移区中插入了p型区。此p型区具有较大的深度与宽度比,利用一次注入与驱入工艺无法实现,所以这种超结结构的制造工艺难度比常规VDMOS大。介绍了目前实现超结结构的多次外延与注入法、多次高能离子注入法、深沟槽填p型外延法及深沟槽侧壁倾斜注入法四种主要工艺方法,重点探讨了每种方法的优缺点、制造工艺难度和适用性。对各种方法的产业化前景进行了分析,认为深沟槽填p型外延法是最适宜产业化的工艺技术。     

千瓦级LDMOS大功率器件研制

<正>南京电子器件研究所采用背面源射频LDMOS器件结构,通过优化芯片纵横向结构、漂移区结构、漂移区注入、退火条件及场板结构等,突破了大功率器件散热设计、高击穿电压设计与工艺实现等技术难题,成功研制出可输出千瓦功率的LDMOS大功率器件。图1显示了所研制器件的芯片照片、器件照片     

非均匀厚度漂移区SOI高压器件及其优化设计

提出非均匀厚度漂移区SOI高压器件新结构及其优化设计方法. 非均匀厚度漂移区调制SOI层的电场并增强埋层电场,从而提高器件击穿电压. 考虑到这种调制效应,提出解析模型用以优化设计该新器件的结构参数. 借助解析模型,研究了电场分布和器件击穿电压与结构参数的关系. 数值仿真证实了解析模型的正确性. 具有3阶梯的非均匀厚度漂移区SOI器件耐压为常规结构SOI器件的2倍,且保持较低的导通电阻.     

非均匀厚度漂移区SOI高压器件及其优化设计

提出非均匀厚度漂移区SOl高压器件新结构及其优化设计方法.非均匀厚度漂移区调制SOI层的电场并增强埋层电场,从而 提高器件击穿电压.考虑到这种调制效应.提出解析模型用以优化设计该新器件的结构参数.借助解析模型,研究了电场分布和器件击穿电压与结构参数的关系.数值仿真'证实了解析模型的正确性.具有3阶梯的非均匀厚度漂移区SOl器件耐压为常规结构SOl器件的2倍,且保持较低的导通电阻.     

漂移区减薄的多沟道薄膜SOILIGBT的研究(Ⅰ)——低压截止态泄漏电流的温度特性

提出了一种新结构薄膜 SOI L IGBT——漂移区减薄的多沟道薄膜 SOI LIGBT( DRT-MC TFSOI L IGB)。主要研究了其低压截止态泄漏电流在 4 2 3～ 573K范围的温度特性。指出 ,通过合理的设计可以使该种新器件具有很低的截止态高温泄漏电流 ,很高的截止态击穿电压 ,足够大的正向导通电流和足够低的正向导通压降。还指出 ,它不仅适用于高温低压应用 ,而且适用于高温高压应用。     

SOI LIGBT抗闩锁效应的研究与进展

概述了绝缘层上硅横向绝缘栅双极晶体管(SOI LIGBT)抗闩锁结构的改进历程,介绍了从早期改进的p阱深p+欧姆接触SOI LIGBT结构到后来的中间阴极SOI LIGBT、埋栅SOILIGBT、双沟道SOI LIGBT、槽栅阳极短路射频SOI LIGBT等改进结构;阐述了一些结构在抗闩锁方面的改善情况,总结指出抑制闩锁效应发生的根本出发点是通过降低p基区电阻的阻值或减小流过p基区电阻的电流来削弱或者切断寄生双极晶体管之间的正反馈耦合。     

Conductivity modulation enhanced lateral IGBT with SiO2 shielded layer anode by SIMOX technology on SOI substrate

A new lateral insulated-gate bipolar transistor (LIGBT) with a SiO2 shielded layer anode on SOI substrate is proposed and discussed.Compared to the conventional LIGBT,the proposed device offers an enhanced conductivity modulation effect due to the SiO2 shielded layer anode structure which can be formed by SIMOX technology.Simulation results show that,for the proposed LIGBT,during the conducting state,the electron-hole plasma concentrations in the n-drift region are several times larger than those of the conventional LIGBT; the conducting current is up to 37% larger than that of the conventional one.The enhanced conductivity modulation effect by SiO2 shielded layer anode does not sacrifice other characteristics of the device,such as breakdown and switching,but is compatible with other optimized technologies.     

Novel lateral IGBT with n-region controlled anode on SOI substrate

A new lateral insulated-gate bipolar transistor (LIGBT) structure on SOI substrate, called an n-region controlled anode LIGBT (NCA-LIGBT), is proposed and discussed. The n-region controlled anode concept results in fast switch speeds, efficient area usage and effective suppression NDR in forward I-V characteristics. Simulation results of the key parameters (n-region doping concentration, length, thickness and p-base doping concentration) show that the NCA-LIGBT has a good tradeoff between turn-off time and on-state voltage drop. The proposed LIGBT is a novel device for power ICs such as PDP scan driver ICs.     

集成抗ESD二极管的SOI LIGBT/LDMOS器件结构及其制作方法

为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法，首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构，并根据器件结构给出了阻性负载时器件的大信号等效电路. 探讨了该结构器件的VLSI工艺实现方法，设计了工艺流程. 讨论了设计抗ESD二极管相关参数所需考虑的主要因素，并给出了结构实现的工艺控制要求.     

一种新型SOI衬底上带有阳极辅助栅结构的SJ-LIGBT

提出了一种新型的SOI衬底上的横向绝缘栅双极型晶体管(LIGBT)。该LIGBT在漂移区采用了超结(SJ)结构,并且在阳极采用了新颖的阳极辅助栅结构。这种器件由于采用了上述2种结构,相比于普通的LIGBT,它的正向压降更低,开关速度更快。文章对器件的一些关键参数(如P-drift区掺杂浓度、阳极栅宽度和载流子寿命)对器件关断时间的影响进行了仿真。仿真结果表明,提出的新型结构器件与常规LIGBT器件相比,关断速度可以提高30%。     

The modified structure of the lateral IGBT on the SOI wafer forimproving the dynamic latch-up characteristics

The modified structure of the lateral IGBT(LIGBT) on an SOI wafer for improving the dynamic latch-up characteristics is presented together with its numerical simulations and experimental results. The modified LIGBT structure has a p⁺-emitter layer between the collector and gate regions. The current at which the latch-up occurs during the turn-off transient under an inductive load is estimated in comparison with that of the conventional LIGBT. The dynamic latch-up current at room temperature and 125°C for the modified LIGBT were 350 A/cm² and 290 A/cm², respectively. These results indicate the improvement of about 3.5 times at room temperature and about 5.5 times at 125°C compared with those for the conventional LIGBT. This remarkable improvement in the dynamic latch-up performance is accomplished at the expense of an increase of 0.8 V in the forward voltage drop     

A thick SOI UVLD LIGBT on partial membrane

A thick SOI LIGBT structure with a combination of uniform and variation in lateral doping profiles （UVLD） on partial membrane（UVLD PM LIGBT） is proposed.The silicon substrate under the drift region is selectively etched to remove the charge beneath the buried oxide so that the potential lines can release below the membrane,resulting in an enhanced breakdown voltage.Moreover,the thick SOI LIGBT with the advantage of a large current flowing and a thermal diffusing area achieves a strong current carrying capability and a low junction temperature.The current carrying capability(K_Anode = 6 V,V_Gate = 15 V) increases by 16%and the maximal junction temperature（1 mW/μm） decreases by 30 K in comparison with that of a conventional thin SOI structure.