烧结温度对厚膜电阻的影响研究

以钌系R-2200厚膜电阻浆料作为研究对象,探讨了烧结温度、保温时间和升温速率工艺因素对其阻值及电阻温度系数(TCR)的影响。利用导电机理模型和液相烧结模型,说明了烧结工艺对钌系厚膜电阻性能的影响。实验数据与SEM表明:厚膜浆料烧结温度在875℃时,结构均匀且致密性好;烧结温度过低时,结构不稳定,功能相没有形成导电网络;而烧结温度过高时,RuO2晶粒异常长大,导电链断裂,势垒升高。     

多层布线低温陶瓷基片

随着混合集成电路的发展,单面布线或双面布线已不能满足要求,陶瓷多层布线基片就接着问世。陶瓷多层基片一开始以烧结氧化铝基片为基础,在基片上交替印刷导体浆料和一层绝缘浆料而成,为了防止导体和绝缘浆料相互交混,印一次导体或绝缘层就得单独烧结一次。这种工艺称为干结工艺。另外一种工艺是以氧化铝     

厚膜多层布线技术及其应用

厚膜多层布线工艺,又称为二次集成技术.其特点是在氧化铝陶瓷基片上装配厚膜多层电路装置.其方法是将电路的导体图形和绝缘玻璃层连续通过丝网漏印、烧结在基片上.二层或更多层导线通过玻璃绝缘层,一层层地进行隔离.同时,在绝缘介质层中的窗口和通道上把TTL、ECL、MOS等硅集成半导体电路,采用键压工艺,组装在厚膜多层布线的窗口中以实现二次集成完成电路的整个功能.     

用于瓷钢基片的低温度系数厚膜电阻浆料的研究

<正> 用于电子电路的瓷钢基片代表着自动化应用的特殊技术。以精密电桥电路为例,利用瓷钢基片(简称POS基片)印上厚膜导体及焊接分立电阻,使用这些分立电阻的原因是最常用的POS厚膜电阻浆料TCR平均值为±150 ppm/℃,温度范围为-4D～+150℃,而30 mm~2电桥基准电阻规定在5 Ω和5 W功率时TCR应低于±20 ppm/     

复合无机粘结剂对钌酸铋/银基厚膜电阻性能影响

采用钙铝硅玻璃和硼硅酸铅玻璃组成的复合体系作为无机粘结剂制备厚膜电阻浆料,研究复合无机粘结剂对厚膜电阻各性能的影响。结果表明,二组元在复合体系中体积分数的改变影响钌酸铅“过渡层”的存在状态和无机粘结剂中晶相和玻璃相的比例,使厚膜电阻的方阻和电阻温度系数随之变化,当二组元体积分数均为50%时,制备的电阻膜性能稳定,重烧变化率为2.7%。     

激光烧结厚膜正温度系数热敏电阻浆料的研究

采用激光烧结厚膜电子浆料技术,在三氧化二铝陶瓷基板上制备厚膜正温度系数(PTC)热敏电阻.研究了激光工艺参数以及后续热处理温度对PTC热敏电阻线宽、形貌和性能的影响规律.激光烧结制得的厚膜PTC热敏电阻最小线宽为40 μm,电阻温度系数(TCR)可达2965×10-6/℃,其性能与传统的炉中烧结相当.激光功率密度和后续热处理温度对PTC热敏电阻方阻和电阻温度系数影响较大,并都存在一个最佳值.     

玻璃基板用电子浆料

钠钙视窗玻璃电气性能与氧化铝陶瓷相当 ,成本低 ,是厚膜基片廉价材料。用 Ru2 Pb2 O6 和 Ru2 Bi2 O7作导电相 ,硼硅酸铅系添加碳酸钠作玻璃料配制的钌系电阻浆料 ,与钠钙玻璃有较好的匹配性。烧成条件 6 0 0℃ ,45 min,峰值温度保温 9min。方阻为 2 0 Ω～ 1MΩ,稳定性良好 ,阻值变化 ΔRS/ RS<1%。     

厚膜电阻器的烧结研究

本文主要以由RuO_2和单纯玻璃料组成的典型厚膜电阻器为对象,研究烧结时的升温速率、最高温度和保温时间的影响。通过究表明,只要适当选择烧结参数,也能产生所需的优良特性,而不需要在电阻浆料中掺其他任何添加剂。     

用于氮化铝陶瓷基片的电子浆料

研制了用于ＡｌＮ陶瓷基片的导体银浆和电阻浆料。采用低ＰｂＯ含量晶化玻璃料配制银导体浆料，玻璃软化点４３０～４５０℃。电阻浆料采用ＰｂＯ（质量分数小于６％）的晶化玻璃料Ｂ、Ｃ、Ｄ三种，软化点分别为５２０℃、６９０℃、６１０℃。改变ＲｕＯ２与玻璃相的质量比，能控制电阻浆料的方阻值。质量比在５０比５０至１５比８５之间。加入添加剂ＭｎＯ２可改善电阻浆料的ＴＣＲ，阻值在２０Ω／□～１ＭΩ／□范围内，ＴＣＲ绝对值小于２００×１０－６／℃。     

烧结前厚膜基片洁净工艺研究

用实验方法对烧结前厚膜基片洁净工艺进行了研究,获得了空白陶瓷基片和印有各种湿、干膜浆料的基片的有效清洗方法。     

the Good,the Bad and the Ugly

《Sat Magazine》,2012年11月刊对于当红的有效载荷商业搭载(Hosted Payload)业务,由十余家知名航天企业组成的"有效载荷搭载联盟"(HPA)显然颇具发言权。在最新一期Sat Magazine杂志上,HPA的代表撰文细数了有效载荷搭载业务最近面临的"善、恶、丑":"善"——美国总统奥巴马在向国会提交的2013财年预算申请中为与有效载荷     

唯产业是根唯亮点是本--回眸"中国信息安全战略与趋势"高层研讨会4年之履

引言四季轮回,大自然总是不偏不倚地遵循着这一守则,使人类感受着异样的景观和不断的期待。《信息安全与通信保密》杂志社感受自然恩泽的同时,也期盼着能为信息安全产业界带来四季如春的新意与生机。 二零零一年始办的“中国信息安全发展趋势与战略”高层研讨会已经走过了4个年头,承蒙主管领导、专家学者及广大安全企业和行业用户之关照与呵护,4年后的今天依然能够站在产业的前沿,架设各方之间的桥梁,领略产业风景。此心情不敢独有,现就产业发展之线,连贯研讨会4年的历程,与各方人士共飨。     

电磁脉冲参数对二极管击穿特性的影响分析

为研究电磁脉冲作用下p-n-n+型二极管的击穿及损伤情况,文中结合Si基p-n-n+型二极管,采用漂移—扩散理论结合热流方程,建立了二极管的二维电热模型。仿真结果表明,电压信号的上升时间和幅值对二极管是否击穿有直接影响,上升时间越短、初始偏压越高,则二极管越容易击穿。损伤及烧毁阈值随电压幅度的增加而升高,随上升时间的增加而降低。     

Comparing the Impacts of the Capillary and the Molded Underfill Process on the Reliability of the Flip-Chip BGA

In the assembly process for the conventional capillary underfill (CUF) flip-chip ball grid array (FCBGA) packaging the underfill dispensing creates bottleneck. The material property of the underfill, the dispensing pattern and the curing profile all have a significant impact on the flip-chip packaging reliability. Due to the demand for high performance in the CPU, graphics and communication market, the large die size with more integrated functions using the low-K chip must meet the reliability criteria and the high thermal dissipation. In addition, the coplanarity of the flip-chip package has become a major challenge for large die packaging. This work investigates the impact of the CUF and the novel molded underfill (MUF) processes on solder bumps, low-K chip and solder ball stress, packaging coplanarity and reliability. Compared to the conventional CUF FCBGA, the proposed MUF FCBGA packaging provides superior solder bump protection, packaging coplanarity and reliability. This strong solder bump protection and high packaging reliability is due to the low coefficient of thermal expansion and high modulus of the molding compound. According to the simulation results, the maximum stress of the solder bumps, chip and packaging coplanarity of the MUF FCBGA shows a remarkable improvement over the CUF FCBGA, by 58.3%, 8.4%, and 41.8% (66 $mu {rm m}$), respectively. The results of the present study indicates that the MUF packaging is adequate for large die sizes and large packaging sizes, especially for the low-K chip and all kinds of solder bump compositions such as eutectic tin-lead, high lead, and lead free bumps.      

澳洲插头产品的法规要求及标准解析

介绍了澳大利亚插头产品的法规要求及插头的型式、尺寸、参数和测试要点,分析了插头的电流额定值和配线之间的关系,强调了插销绝缘套的要求。对重要的试验项目,如弯曲试验、插销绝缘套的耐磨试验、温升试验、高温压力试验进行了说明。     

3G中移动台主呼接入过程中安全问题分析

本文对当前3G反向链路呼叫及通话过程中的安全问题做了分析,并分别从MS和BS相互之间的AKA、信令完整性保护和数据保密、入侵检测等进行了讨论。另外,在讨论中适当地将安全与移动性管理相结合,并根据实际应用中的安全问题提出了一些新的设想和解决的方法。     

宇航元器件应用验证指标体系构建方法研究

通过分析宇航元器件应用验证指标体系的特点,建立了一套面向宇航元器件应用验证的指标体系构建方法,该方法分别应用专家遴选系统、头脑风暴法和德尔菲法,解决了宇航元器件应用验证指标体系构建中的专家遴选、因素识别和指标体系构建问题。最后,应用该方法建立了宇航元器件应用验证综合评价指标体系基本结构。     

乙未岁风好正扬帆

送走驰骋追梦的马年,迎来了风好正扬帆的羊年.羊祥开泰千家喜,春满神州万物荣.值此辞旧迎新之际,《印制电路信息》杂志社的全体工作人员怀着诚恳的感恩之心,向在印制电路行业各个岗位上为把行业做大更要做强奉献自己的才智、孜孜不倦地工作、默默奉献的印制电路同仁一年来对《印制电路信息》报刊的关注、出谋划策、陪伴和支持表示衷心感谢!